具有制动电流路径的多重线性模式的低噪声放大器

摘要

一种修正型微分叠加(MDS)低噪声放大器(LNA)包括主要电流路径和消除电流路径。所述消除路径中的三阶失真用于消除所述主要路径中的三阶失真。在一个新颖方面中，存在用于所述两个电流路径中的每一者的单独的源极退化电感器，借此促进一个电流路径的调谐而不影响另一电流路径。在第二新颖方面中，提供不通过LNA负载的制动电流路径。所述制动电流允许在不产生余量问题的情况下增加负反馈。在第三新颖方面中，在不需要高线性的操作模式下，可编程地停用所述消除电流路径和/或制动电流路径以减少功率消耗并改进噪声指数。

说明书

技术领域

所揭示的实施例大体上涉及无线通信装置，且更具体来说，涉及低噪声放大器。

背景技术

例如码分多址(CDMA)蜂窝式电话接收器的无线电接收器大体上包括被称为低噪声放大器(LNA)的放大器。CDMA蜂窝式电话应用需要LNA具有极高的三阶输入截取点(IIP₃)以及低噪声因子(NF)、高增益和低电流消耗。存在用于实现这些性能特性的若干线性化技术。

一种普遍技术涉及使用负反馈。在常规的源极退化的LNA中，源极退化电感器用作反馈电路。一般来说，可通过增加源极退化电感和/或通过增加LNA偏置电流来实现较高线性。然而，归因于二阶非线性反馈效应，源极退化的LNA仍遭受较差的线性。此外，具有较大源极退化电感的LNA展现较低增益和较高噪声因子，且偏置电流的增加导致较高功率消耗。如果过多地增加偏置电流，则会遭遇余量(headroom)问题。

第二种技术为微分叠加(DS)技术。所述DS技术使用两个或两个以上不同栅极宽度与栅极偏压的并联FET来实现高线性和增强的IIP3性能。然而，归因于对三阶互调失真(IMD₃)的二阶非线性贡献，常规DS方法并未显著地在高频下增加IIP3性能。

修正型DS(MDS)技术处理所述二阶非线性贡献。在修正型DS技术中，调谐对IMD3的三阶非线性贡献的量值和相位以消除对IMD3的二阶非线性贡献，借此产生具有极低IMD3的输出电流。

图1(现有技术)为利用MDS技术的LNA 100的电路图。在图1的MDS电路中，使用两个FET 104A和104B。将FET 104A偏置在其亚阈值区中(弱反转)且将FET 104B偏置在其饱和区中(强反转)。在此项技术中已知，当FET的操作从弱反转改变到强反转时，FET的对IMD3的三阶非线性贡献分量(g₃)从正性改变到负性。此情况意味着当将所述两个FET 104A和104B以具有相等量值的g₃的正峰值和负峰值偏置时，所述两个FET 104A和104B的输出电流相加且结果为具有接近零IMD3的输出电流。所述MDS技术还考虑到对IMD3的二阶非线性贡献分量(g₂)。如图1中所说明，使用分接电感器102，以使得g₃的量值和相位经调谐而消除g₂。参看2005年8月11日公开的第2005/0176399号公开的美国专利申请案，以获得对采用修正型微分叠加(MDS)技术的LNA的操作的较详细的解释。

图2(现有技术)为利用MDS技术的变型的LNA 120的电路图。在图2的MDS电路中，使用两个FET 122和124和两个电感器126和128。在图2的LNA 120中，使用与图1中所说明相同的相位消除的通用MDS技术来实现高线性。然而，通过将辅助晶体管124的栅极连接到主要晶体管122的源极，图2的LNA 120进一步改进NF。此外，将辅助晶体管124的栅极连接到主要晶体管122的源极允许独立地进行对输入匹配和线性的调谐。为获得关于MDS技术的此变型的其它信息，参看：德克萨斯西瓦库马·加内三(Sivakumar Ganesan)的A&M理学硕士论文“高线性低噪声放大器(Highly Linear Low Noise Amplifier)”，第1到73页，2006年5月。

当存在强干扰音(jammer tone)时，CDMA蜂窝式电话中的LNA必须具有高线性和低失真。通常结合LNA的增加的偏置电流使用MDS技术来实现此高线性性能。然而，所述偏置电流可增加的程度受到限制。另一方面，当不存在干扰音时，LNA可具有较低线性和较低功率消耗以便延长CDMA蜂窝式电话的电池寿命。

发明内容

一种修正型微分叠加(MDS)低噪声放大器(LNA)包括主要电流路径和消除电流路径。在主要电流路径中，主要电流I_MAIN流过负载、流过主要场效应晶体管(FET)且流过第一源极退化电感器。在消除电流路径中，消除电流I_CANCEL流过负载、流过消除FET且流过第二源极退化电感器。LNA电流为I_MAIN与I_CANCEL的总和。I_CANCEL中的三阶失真用于消除I_MAIN中的三阶失真且因此导致输出电流中的零三阶互调失真(IMD3)。在一个新颖方面中，主要电流路径中的第一源极退化电感器为与消除电流路径中的第二源极退化电感器分离的电感器，借此促进一个电流路径的调谐而不影响另一电流路径。因此，因为经由使用两个单独的源极退化电感器而使主要电流与消除电流去耦，所以可通过较少反复来优化LNA。

在第二新颖方面中，提供一种制动电流路径。在所述制动电流路径中，制动电流I_DEBOOST流过一制动晶体管并流过第一源极退化电感器。所述制动电流并未流过LNA负载。所述制动电流允许在不减少主要FET的电压余量的情况下由第一源极退化电感器提供较多负反馈。因此，可实现LNA的较高线性性能。在一个实例中，可在LNA的设计期间通过改变制动晶体管的大小来改变制动电流I_DEBOOST。相应地，还可通过调整制动电流来调整与主要电流路径相关联的负反馈。负反馈因子的可调整性提供用于最佳电流消除的额外调谐能力。因此，可通过较少设计反复来优化LNA。

在第三新颖方面中，LNA是可编程的，以在两个不同操作模式下操作：高线性模式和低线性模式。当存在接收干扰或发射泄漏时，LNA在高线性模式下操作。在高线性模式下，启用制动电流路径和消除电流路径两者以便实现高线性性能。另一方面，当不存在接收干扰或发射泄漏时，LNA在低线性模式下操作。在低线性模式下，可编程地停用制动电流路径以减少功率消耗。在一个实例中，还停用消除电流路径以改进LNA的噪声指数(NF)。

以上所述为概要且因此有必要含有细节的简化、概括和省略；因此，所属领域的技术人员将了解，概要仅为说明性的且不意欲以任何方式限制。如仅由权利要求书界定的本文中所描述的装置和/或过程的其它方面、发明性特征和优点将在本文中所阐述的非限制性详细描述中变得显而易见。

附图说明

图1(现有技术)为利用修正型微分叠加(MDS)技术的LNA 100的电路图。

图2(现有技术)为利用MDS技术的变型的LNA 120的电路图。

图3为根据一个新颖方面的一种特定类型的移动通信装置200的极简化的高级框图。

图4为图3的RF收发器集成电路204的较详细的框图。

图5为具有两个单独的源极退化电感器的图4的低噪声放大器(LNA)222的电路图。

图6为说明由两个相邻信道接收干扰模型化的三阶互调失真(IMD3)的图表。

图7为说明CDMA系统中的由两个发射泄漏和接收干扰模型化的三次差拍失真的图表。

图8为展示三阶非线性传递系数的图表。

图9为说明微分叠加(DS)技术中的消除三阶非线性传递系数的图表。

图10为图5的两个单独的源极退化电感器的简化布局。

图11为具有两个单独的源极退化电感器412和414且还具有制动晶体管406的低噪声放大器(LNA)400的电路图。

图12为展示关于图11的消除晶体管404的偏置电流的LNA 400(当LNA 400正在其高线性模式下操作时)的线性性能IIP3的图表。

图13为说明当LNA在高线性模式下和在低线性模式下操作时的LNA性能特性的表格。

具体实施方式

图3为根据一个新颖方面的一种特定类型的移动通信装置200的极简化的高级框图。在此实例中，移动通信装置200为使用CDMA 2000蜂窝式电话通信协议的蜂窝式电话。所述蜂窝式电话包括天线202和两个集成电路204和206(以及未说明的若干其它部分)。集成电路206被称为“数字基带集成电路”或“基带处理器集成电路”。集成电路204为RF收发器集成电路。因为RF收发器集成电路204包括发射器以及接收器，所以其被称为“收发器”。

图4为图3的RF收发器集成电路204的较详细的框图。接收器包括被称为“接收链”212的东西以及本机振荡器(LO)214。当蜂窝式电话200正接收时，在天线202上接收到高频RF信号211。来自信号211的信息通过双工器213、匹配网络220且通过接收链212。由低噪声放大器(LNA)222放大RF信号211且由混频器224对其进行下变频转换。由基带滤波器226对所得经下变频转换的信号进行滤波，且将其传递到数字基带集成电路206。所述数字基带集成电路206中的模/数转换器208将所述信号转换成数字形式，且由数字基带集成电路206中的数字电路来处理所得数字信息。

如果蜂窝式电话200正发射，则由数字基带集成电路206中的数/模转换器210将待发射的信息转换成模拟形式，且将其供应到“发射链”216。归因于数/模转换过程，基带滤波器236滤除噪声。受本机振荡器(LO)218控制的混频器块234接着将所述信号上变频转换成高频信号。驱动放大器232和外部功率放大器230放大所述高频信号并使所述高频信号通过双工器213以驱动天线202，以使得从天线202发射高频RF信号231。

图5为根据一个新颖方面的图4的低噪声放大器(LNA)222的详细电路图。LNA 222包括主要场效应晶体管(FET)302、消除FET 304、第一源极退化电感器306、第二源极退化电感器308、共源共栅晶体管310和LNA负载312。LNA负载312为包括并联耦合的电感器314和电容器316的LC储能电路(tank circuit)。主要FET 302经由AC耦合电容器C1而从输入节点RFIN 330接收RF信号。消除FET 304经由额外AC耦合电容器C2而从输入节点RFIN 330接收RF信号。主要FET 302的源极S1经由第一源极退化电感器306而耦合到接地节点GND 332。消除FET 304的源极S2经由第二源极退化电感器308而耦合到接地节点GND 332。主要FET 302的漏极D1连接到消除FET 304的漏极D2。漏极D1和漏极D2连接到共源共栅晶体管310的源极S3。共源共栅晶体管310的漏极D3经由负载312而耦合到电压供应节点VDD 334。漏极D3还耦合到输出电压节点V_OUT 336。主要FET 302以偏置电压V_{G_MAIN}偏置，使得主要FET 302偏置在其饱和(还被称为强反转)操作区中。消除FET 304以偏置电压V_{G_CANCEL}偏置，使得消除FET 304偏置在其亚阈值(还被称为弱反转)操作区中。

在图5的实施例中，主要FET 302、消除FET 304和两个单独的源极退化电感器306和308形成修正型微分叠加(MDS)元件318。主要FET 302和消除FET 304具有互相连接的漏极且由从输入节点RFIN 330接收的同一RF信号驱动。针对在偏置点周围的输入栅极到源极电压V_GS，主要FET 302产生漏极到源极电流I_MAIN且消除FET 304产生漏极到源极电流I_CANCEL。总LNA电流(表示为输出电流I_OUT)为I_MAIN与I_CANCEL的总和，即I_OUT＝I_MAIN+I_CANCEL。共源共栅晶体管310以偏置电压V_B偏置且用作电流缓冲器以使MDS元件318与负载312和输出节点336隔离。

图4的收发器集成电路204的接收器的线性由图5的LNA 222的性能支配。LNA 222的主要FET 302为非线性装置并产生各种输出频率分量(还被称为失真)。在数学表达中，在饱和区处偏置的主要FET 302产生小信号漏极到源极电流I_MAIN，可关于小信号栅极-源极电压V_GS由方程式(1)在偏置点周围的泰勒(Taylor)级数展开来描述所述电流I_MAIN：

I_MAIN(V_GS)＝g₁V_GS+g₂V_GS²+g₃V_GS³    (1)

其中g₁表示FET 302的小信号跨导且g₂和g₃为导致失真的产生的二阶和三阶跨导系数。在所述跨导系数中，因为g₃控制三阶互调失真(IMD3)且因此确定三阶输入截取点(IIP₃)，所以g₃具有特定重要性。IIP₃为通常用于表征非线性的优值。可如下根据方程式(2)来表达IIP₃的振幅：

$\mathrm{II}{P}_3=\sqrt{(4/3)|g1/g3|}---\left(2\right)$

互调失真为可由出现于输入处的两个强干扰音模型化的一种类型的失真。在一个实例中，两个干扰音为施加到主要FET 302的两个频率紧密间隔的相等振幅音(amplitude tone)，即，V_GS＝A_cosω1t+A_cosω2t，其中ω₁和ω₂表示两个紧密间隔的频率。通过将上文干扰音代入方程式(1)中，输出电流I_MAIN含有新频率分量，包括(2ω₁-ω₂)和(2ω₂-ω₁)频率分量。此两个频率分量表示三阶互调失真(IMD3)。如在以下段落中较详细地描述，因为IMD3落入收发器204的通频带内且使输入信号恶化，所以IMD3为最成问题的互调失真。

图6为说明由两个相邻信道接收干扰模型化的三阶互调失真(IMD3)的图表。在图6的实例中，所要RF信号频带具有1GHz的中心频率与1MHz的带宽。此意味着具有在0.999GHz与1.001GHz之间的频率的任何RF信号均落入收发器204的通频带内。除所要RF信号外，还存在两个接收RF信号，其中第一频率f_RX1＝1.001GHz且第二频率f_RX2＝1.002GHz。此两个接收RF信号还被称为相邻信道接收干扰。所述接收干扰的存在导致两个三阶失真分量：一个IMD3具有等于1.003GHz的频率分量(2f_RX2-f_RX1)，且另一IMD3具有等于刚好1GHz的频率分量(2f_RX1-f_RX2)。如图6中所说明，1GHz的IMD3分量落入所要信号频带内。因为不可将此频带内IMD3分量滤除，所以其使输入信号恶化。

在例如图4的收发器204的CDMA 2000双工系统中，LNA 222的非线性特性还导致由发射泄漏导致的交叉调制失真。在图4的实例中，接收器链212和发射器链216两者是同时操作的，且双工器213用于组合接收器信号与发射器信号。因为接收器信号与发射器信号的组合，所以发射泄漏可与接收干扰同时出现在接收输入处。所述两个发射泄漏和所述接收干扰的相互作用产生交叉调制失真。在一个实例中，由两个发射泄漏信号和一个接收干扰模型化一种类型的三阶交叉调制失真(还被称为三次差拍失真)。

图7为说明由两个发射泄漏信号和一个接收干扰模型化的三次差拍失真的图表。在图7的实例中，所要RF信号频带具有1GHz的中心频率与1MHz的带宽。此意味着具有在0.999GHz与1.001GHz之间的频率的任何RF信号均落入收发器204的通频带内。除所述所要RF信号外，还存在两个发射泄漏信号，其中第一频率f_TX1＝900MHz且第二频率f_TX2＝900.4MHz。还存在具有1.001GHz的频率的接收干扰。发射泄漏信号和接收干扰的存在导致具有等于1.006GHz的频率(f_RX1-(f_TX2-f_TX1))的三阶三次差拍失真分量。如图7中所说明，1.006GHz的三次差拍失真分量落入所要信号频带内。因为此三次差拍失真分量使输入信号恶化且不可被滤除，所以其成为问题。

上文所描述的IMD3和三次差拍失真均为三阶失真且受三阶跨导系数g₃控制。因此，为了消除三阶失真并改进线性，能够将值g₃减小到接近零尤其重要。从方程式(1)，可如下根据方程式(3)来确定跨导系数g₁、g₂、和g₃：

$g_1=\partial I_{\mathrm{MAIN}}/\partial V_{\mathrm{GS}},$$g_2={\partial }^2{I}_{\mathrm{MAIN}}/\partial {V_{\mathrm{GS}}}^2,$$g_3={\partial }^3{I}_{\mathrm{MAIN}}/\partial {V_{\mathrm{GS}}}^3---\left(3\right)$

图8为展示与图5的主要FET 302的DC偏置电压V_{G_MAIN}有关的跨导系数g₁、g₂和g₃的图表。在图8的实例中，当主要FET 302的偏置从弱反转改变到强反转时，三阶跨导g₃从正性改变到负性。当偏置电压V_{G_MAIN}达到特定点(举例来说，V_{G_MAIN}＝0.64伏特)时，所述三阶跨导g₃变成零。相应地，当g₃在此特定偏置点处变成零时，IIP₃接近无穷大。然而，仅在极小范围的V_{G_MAIN}中发生此显著的IIP₃改进。此特定偏置点难以实现且必然会归因于工艺、温度和供应电压的变化而改变。

图9为展示如何在微分叠加(DS)技术中使三阶非线性跨导系数彼此消除的图表。如图5中所说明，两个晶体管(主要FET 302和消除FET 304)并联连接。如果当偏置点处于g₃的正峰值和负峰值时将所述两个晶体管的输出电流相加，且如果缩放所述两个晶体管以使得g₃的正峰值和负峰值的量值相等，则复合输出电流I_OUT将在偏置值的广泛范围中具有零g₃。在图9的实例中，g_3A和g_3B表示偏置于不同区中的两个晶体管的跨导系数。所得复合g₃(g₃＝g_3A+g_3B)为约零，且IIP₃的理论振幅在栅极偏置的广泛范围中得以显著改进。然而，仅在极低频率下发生IIP₃的改进，在所述极低频率下，电路电抗的效应是可忽略的。在高频下，源极退化电感器306针对漏极到源极电流I_MAIN而产生强反馈路径。因此，二阶非线性(由g₂控制)还对IMD3有贡献。因此，常规DS方法并未在高频下提供IIP₃改进。

修正型微分叠加(MDS)技术处理所述二阶非线性贡献的问题。如图1(现有技术)中所说明，通过使用用于源极退化的分接电感102来调谐对IMD3的三阶非线性贡献(g₃)的量值和相位以消除对IMD3的二阶非线性贡献(g₂)。在适当选择分接点的情况下，可使得FET栅极宽度和偏置、总IMD3在偏置的广泛范围中具有约零的值。然而，在图1的实例中，FET 104A和FET 104B的漏极到源极电流过由分接电感102而耦合。分接点的改变又将影响FET 104A和FET 104B两者的漏极到源极电流。因此，需要许多次设计反复来精细地调谐分接点、FET栅极宽度和偏置以便实现优化的结果。归因于所述两个FET漏极到源极电流的耦合，所以有时使总IMD3接近零是困难且费力的。

图5的新颖LNA 222通过采用两个单独的源极退化电感器306和308而克服这些困难。如图5中所说明，输出电流I_OUT包括两个电流路径：主要电流路径320和消除电流路径322。在主要电流路径320中，主要电流I_MAIN流过主要FET 302和源极退化电感器306。在消除电流路径322中，消除电流I_CANCEL流过消除FET 304和源极退化电感器308。通过在主要路径320中使用源极退化电感器306且在消除路径322中使用源极退化电感器308，主要电流I_MAIN和消除电流I_CANCEL不再如同在图1的常规电路中一样耦合在一起。在新颖设计过程中，第一步骤为设计主要路径320以确保LNA 222的基本性能特性。举例来说，仔细地选择主要FET 302的栅极宽度和偏置点以及源极退化电感器306的电感以实现低噪声指数、高增益、低功率消耗和相对高的线性。在第二步骤中，实现并调谐消除路径以改进线性。如先前所描述，主要FET 302偏置在其饱和区处且具有对IMD3的负三阶贡献。另一方面，消除FET 304偏置在其亚阈值区处且具有对IMD3的正三阶贡献。更具体来说，所述MDS方法还考虑到对IMD3的二阶非线性贡献。通过适当地选择消除FET 304的栅极宽度和偏置点以及源极退化电感器308的电感，调谐电流I_CANCEL的IMD3以消除电流I_MAIN的IMD3。因为经由使用两个单独的电感器306和308而使主要路径320和消除路径322去耦，所以对消除路径322作出的改变并未对主要路径320的操作产生大的影响。因此，与采用分接电感器的图1的常规LNA相比，可以较少的反复来优化图5的新颖LNA 222。

图10为展示图5的两个源极退化电感器306和308的简化布局图。如图10中所说明，源极退化电感器306为集成的螺旋电感器，其一个引线连接到接地节点332且另一引线连接到主要FET 302的源极S1。源极退化电感器308也为集成的螺旋电感器，其一个引线连接到接地节点332且另一引线连接到消除FET 304的源极S2。在一个实例中，L_DEG1具有1.8毫微亨的电感，L_DEG2具有1.6毫微亨的电感，且接地节点332为RF收发器集成电路204的表面安装微凸块。RF收发器集成电路204为经倒装芯片封装的集成电路。

虽然图5的LNA222通过利用MDS技术而实现了高线性，但有时对CDMA收发器中的LNA(尤其在存在强接收干扰信号和/或发射泄漏信号的情况下)强加甚至更高的线性要求。通常通过增加LNA的DC偏置电流以使得可提供增加的负反馈来实现较高线性。然而，DC偏置电流的增加通常导致较多DC功率消耗和余量问题。此外，较高线性还通常导致LNA的噪声指数降级。实际上，在给定时间存在强接收干扰或发射泄漏的可能性小于1％。当不存在强接收干扰或发射泄漏时，对LNA的线性要求大体上是宽松的。归因于所述宽松的线性要求，可使LNA消耗较少DC功率并具有改进的NF。

图11为根据一个新颖方面具有两个线性操作模式的低噪声放大器(LNA)400的电路图。LNA 400包括主要场效应晶体管(FET)402、消除FET 404、制动晶体管406、第一共源共栅晶体管408、第二共源共栅晶体管410、第一源极退化电感器412、第二源极退化电感器414、负载416、多路复用器422和偏置电路424。负载416为包括电感器418和电容器420的LC储能电路。主要FET 402经由AC耦合电容器C1而从输入节点RFIN 426接收RF信号。消除FET 404经由额外的AC耦合电容器C2而从输入节点RFIN426接收RF信号。主要FET 302的源极S1经由源极退化电感器412而耦合到接地节点GND 428。消除FET 404的源极S2经由源极退化电感器414而耦合到接地节点GND 428。主要FET 402的漏极D1连接到消除FET 404的漏极D2。漏极D1和漏极D2连接到共源共栅晶体管408的源极S3。共源共栅晶体管408的漏极D3经由负载416而耦合到电压供应节点VDD 436。漏极D3还耦合到输出电压节点V_OUT438。制动晶体管406的栅极耦合到主要FET 402的栅极。制动晶体管406的源极S4连接到主要FET 402的源极S1。制动晶体管406的漏极D4连接到共源共栅晶体管410的源极S5。共源共栅晶体管410的漏极D5连接到电压供应节点VDD 436。主要FET 402以偏置电压V_{G_MAIN}偏置，以使得主要FET 402偏置在其饱和(还被称为强反转)操作区中。消除FET 404以偏置电压V_{G_CANCEL}偏置，以使得消除FET 404偏置在其亚阈值(还被称为弱反转)操作区中。共源共栅晶体管410以偏置电压V_{B_DEBOOST}偏置。共源共栅晶体管410的栅极耦合到多路复用器422的输出引线。

在LNA 400中存在三个电流路径。第一电流路径为主要电流路径430，其中电流I_MAIN经由共源共栅晶体管408、经由主要FET 402且经由源极退化电感器412而从负载416流到接地节点GND 428。第二电流路径为消除电流路径432，其中电流I_CANCEL经由共源共栅晶体管408、经由消除FET 404且经由源极退化电感器414而从负载416流到接地节点GND 428。第三电流路径为制动电流路径434，其中电流I_DEBOOST经由共源共栅晶体管410、经由制动晶体管406且经由源极退化电感器412而从供应节点VDD 436流到接地节点GND 428。制动电流I_DEBOOST不流过负载416。

LNA 400具有两个线性模式：高线性模式和低线性模式。操作模式可基于干扰或泄漏信号的存在而编程。当不存在干扰或泄漏时，使LNA 400在低线性模式下操作。将第一MODE值供应到多路复用器422的选择输入引线上，以使得多路复用器422的输入引线0被选择。因此，V_{B_DEBOOST}处于接地且整个制动电流路径434被停用。在无制动电流I_DEBOOST的情况下，LNA 400以与图5的LNA 222相同的方式操作。如早先所描述，LNA 400利用MDS技术并满足相对高的线性要求。当不存在干扰或泄漏时，有时需要进一步降低线性要求以便改进NF性能。在一个实施例中，消除FET 404的栅极还连接到偏置电路424。当不存在干扰或泄漏时，还将第一MODE值供应到偏置电路424，以使得消除FET 404被供应零偏置电流。因此，偏置电压V_{G_CANCEL}降到零且整个消除电流路径432被停用。在此特定实施例中，LNA 400为具有极佳的NF但相对低的线性的源极退化的低噪声放大器。

另一方面，当在输入节点RFIN 426处存在干扰或泄漏信号时，使LNA 400在高线性模式下操作。为了增加LNA 400的线性，增加流过源极退化电感器412的电流以使得提供较多负反馈。通过增加主要FET 402的DC偏置电流而实现此增加的负反馈。然而，主要FET 402的DC偏置电流的增加还增加DC功率消耗。此外，不可无限制地增加DC偏置电流。负载416上的DC偏置电流的过多增加致使输出节点438上的输出电压V_OUT减少得过多以致无足够电压使主要FET 402保持于饱和区中。因为主要FET 402上的DC偏置电压V_{G_MAIN}不可超过供应电压，所以此电压余量问题在低电压供应应用中变得较显著。举例来说，LNA 400的供应电压通常为1.3伏特。随着较多电流流过负载416，较多电压跨越负载416而下降。跨越负载416的增加的压降降低输出节点438上的DC输出电压。因此，因为DC偏置电压V_{G_MAIN}不可超过V_OUT以便确保主要FET 402偏置在其饱和区中，所以较低DC输出电压减少主要FET 402的电压余量。

新颖制动晶体管406操作以改进电压余量且因此帮助增加LNA400的线性。当断言第二MODE值时，LNA 400在高线性模式下操作。将第二MODE值供应到多路复用器422的选择输入引线上，以使得多路复用器422的输入引线1被选择。因此，共源共栅晶体管410以DC偏置电压V_{B_DEBOOST}＝V_B偏置。制动电流路径434被启用。如图11中所说明，制动电流I_DEBOOST与主要电流I_MAIN一起流过源极退化电感器412并因此增加主要FET 402上的负反馈因子。另一方面，制动电流I_DEBOOST不流过LNA负载416且因此不降低输出节点438上的输出电压V_OUT。因此，LNA400通过在未遭遇电压余量问题的情况下具有较多负反馈而具有较高线性。当LNA400在高线性模式下操作时，还将第二MODE值供应到偏置电路424，以使得消除FET 404被供应DC偏置电流I_B。DC偏置电流I_B启用消除电流路径432。如早先所描述，消除电流I_CANCEL的三阶失真分量消除主要电流I_MAIN的三阶失真分量并导致输出电流I_OUT的零IMD3。在一个实例中，可在设计过程期间通过调整共源共栅晶体管410和制动晶体管406的大小而容易地改变制动电流I_DEBOOST。相应地，与主要电流路径相关联的负反馈也是可调整的。负反馈因子的可调整性提供用于最佳电流消除的额外调谐能力。因此，可以较少设计反复来优化LNA。

图12为展示当LNA 400在高线性模式下操作时相对于消除FET 404的偏置电流I_B的LNA 400的线性性能IIP₃的图表。如图12中所说明，随着偏置电流I_B从320微安增加，LNA 400的IIP₃逐渐增加。LNA 400的IIP₃在偏置电流I_B处于608微安时达到其最佳点，且在偏置电流I_B进一步增加时逐渐减小。可见，仅通过调整消除FET 404的偏置电流I_B而不需要改变与主要电流路径430或制动电流路径434相关联的任何其它参数，便可优化IIP₃。在图12的实例中，LNA 400的最佳IIP₃为22.1178dBm。

图13为说明在高线性模式和低线性模式两者下的LNA 400性能特性的表格。在高线性模式下，IIP₃为8dBm，噪声指数为5db，且总偏置电流为20毫安。LNA400的总偏置电流包括主要FET 402、制动晶体管406和消除FET 404的偏置电流。在一个实例中，主要FET 402的偏置电流为约9.65毫安，制动晶体管406的偏置电流也为9.65毫安，且消除FET 404的偏置电流为0.7毫安。在低线性模式下，IIP₃为0dBm，噪声指数为3db，且总偏置电流为10毫安。因此，与在高线性模式下的LNA 400相比，在低线性模式下，LNA400具有好得多的噪声指数和约一半的偏置电流。

虽然出于指导目的而在上文中描述特定具体实施例，但本专利文献的教示具有一般适用性且不限于上文描述的具体实施例。举例来说，图11的负载416可为P沟道晶体管而非储能电路。因为P沟道晶体管为具有高阻抗和小裸片面积的宽带负载，所以其有时是优选的。因此，在不脱离上文所陈述的权利要求书的范围的情况下，可实践所描述的具体实施例的各种特征的各种修改、调适和组合。