基于JTAG的多片微处理器同步调试方法

摘要

本发明公开了一种基于JTAG的多片微处理器同步调试方法，其包括JTAG扫描链路采用串行菊花链方式连接；根据具体的芯片数目以及连接的JTAG扫描链路的长度来控制TMS信号和TDI信号，当所有的数据都串行移位到对应的扫描链上后，通过TMS信号同时改变TAP的状态，将这些数据同步加载到对应的处理器内核调试控制逻辑电路中，实现所有芯片的同步调试操作。

说明书

技术领域

本发明涉及基于JTAG标准的微处理器芯片调试方式，尤其是对多片微处理器互联构成的系统使用JTAG方法进行同步调试。

背景技术

随着对计算能力需求的不断增大以及超大规模集成电路工艺发展日渐接近极限，单颗芯片的处理能力已经无法满足需求。多处理器芯片互联系统提供了解决单芯片计算能力有限的办法，它能根据需要灵活扩充处理器数目，获得更高的处理性能。然而，多处理器互联增加了系统的复杂度，互联的处理器之间还存在同步关系，因此多处理器互联系统的同步调试问题越显重要。

目前，大多数微处理器都采用IEEE1149.1标准的JTAG接口作为其调试接口，现有的调试方法是每个处理器通过一条JTAG链路单独进行调试。即使多片微处理器芯片串连在一条JTAG链路上，一次也只能对其中一片微处理器芯片进行调试，无法同时对链路上任意数目的处理器进行同步调试，这给多处理器互联系统的开发带来极大的不便。

因此，多处理器互联系统领域亟需一种兼容IEEE1149.1标准，能够通过JTAG调试接口对任意数目的处理器芯片进行同步调试的方法，实现对多处理器互联系统灵活的JTAG调试。

发明内容

本发明所要解决的技术问题就是如何基于IEEE1149.1标准，能够通过单一JTAG调试接口对多处理器互联系统进行同步JTAG调试。

其技术方案是：一种基于JTAG的多片微处理器同步调试方法，包括以下步骤：

第一步，将互联系统中多个处理器芯片的JTAG链路采用菊花链方式串连连接到一条JTAG链路中，即将第一个处理器芯片的TDI连接到片外JTAG仿真器接口的TDI，第二个至最后一个处理器芯片的TDI依次连接到前一个处理器芯片的TDO，最后一个处理器芯片的TDO连接到片外JTAG仿真器接口的TDO；各个芯片的TDI信号和TDO信号连接成一个串行的链路；片外JTAG仿真器接口的TCK和TMS与所有芯片的TMS和TCK并联连接；

第二步，JTAG仿真器接收到控制指令后，根据控制寄存器的长度参数产生并发送TMS信号，使链路上所有处理器芯片中的TAP控制器进入Shift-IR状态并维持整个链路中JTAG指令位移寄存器总长度的TCK时钟周期，同时将多个处理器控制指令由TDI引脚串行移入各自所对应的指令位移寄存器中，使每个处理器的指令控制寄存器通过TDI获得对应的控制命令，并在TAP控制器进入Update-IR状态时使n个控制指令同时有效；控制指令实现处理器芯片的选择功能，被选中的处理器芯片会将JTAG扫描链连入JTAG链路中，没有被选中的处理器芯片则被旁路；

第三步，JTAG仿真器接收到同步调试命令后，根据对应扫描链的参数产生并发送TMS信号，控制JTAG链路上所有处理器芯片中的TAP控制器进入Shift-DR状态，Shift-DR状态维持的周期和JTAG链路长度一致；同时将多个处理器扫描链的数据由TDI引脚串行移入各自对应的扫描链路中，并在TAP控制器进入Update-DR状态时使串行扫描链上的n个数据同时被加载到各自所对应的芯片寄存器中，从而实现一次多个处理器芯片的同步调试操作。

采用本发明可以得到以下技术效果：

1、将多处理器互联系统中所有的处理器芯片采用菊花链的方法连接到一条JTAG链路上，使用一个JTAG调试接口对多处理器互联系统中任意数目的处理器进行独立调试或同步调试，避免了为每个处理器芯片单独设计一条JTAG链路，并且弥补了传统JTAG链路无法实现多个芯片同步调试的功能。

2、JTAG硬件仿真器只需要根据JTAG链路的长度来调整TAP控制器在Shift-IR和Shift-DR状态持续的周期数，并在TAP控制器的Update-IR或Update-DR状态使得指令或数据生效，就能实现对任意数目的处理器芯片同步调试，而对处理器芯片中的JTAG硬件逻辑没有特殊要求，完全兼容IEEE1149.1标准中的基本定义。因此，无论调试硬件还是调试软件都可以得到很好的重用性。

3、是一种可扩展的解决方案。在系统设计中只要保证TCK、TMS、TDI和TDO这四个JTAG信号之间的相位关系对于所有处理器芯片确定不变，JTAG链路上就可以支持多片处理器芯片级联。

附图说明

图1是本发明的菊花链方式将多个处理器芯片连接到一条JTAG链路的示意图；

图2是本发明的多处理器芯片加载控制命令所需的一组JTAG信号时序图；

图3是本发明的多处理器芯片加载同步调试命令所需的一组JTAG信号时序图。

具体实施方式

如图1所示，具有多个处理器的互联系统中，将多个处理器芯片的JTAG链路采用菊花链方式串连连接到一条JTAG链路中，即将第一个处理器芯片chip 1的TDI(测试数据输入)连接到片外JTAG仿真器接口的TDI，第二个chip 2至最后一个处理器芯片chip n的TDI依次连接到前一个处理器芯片的TDO(Test Data Output，测试数据输出)，最后一个处理器芯片的TDO连接到片外JTAG仿真器接口的TDO。各个芯片的TDI信号和TDO信号连接成一个串行的链路。片外JTAG仿真器接口的TCK和TMS与所有芯片的TMS(测试时钟输入)和TCK(测试模式选择)并联连接。

如图2所示，JTAG仿真器接收到控制指令后，根据控制寄存器的长度参数产生并发送TMS信号，使链路上所有处理器芯片中的TAP控制器进入Shift-IR状态并维持整个链路中JTAG指令位移寄存器总长度的TCK时钟周期，同时将多个处理器控制指令由TDI引脚串行移入各自所对应的指令位移寄存器中，使每个处理器的指令控制寄存器通过TDI获得对应的控制命令，并在TAP控制器进入Update-IR状态时使n个控制指令同时有效；控制指令实现处理器芯片的选择功能，被选中的处理器芯片会将JTAG扫描链连入JTAG链路中，没有被选中的处理器芯片则被旁路，将一个1-bit的移位寄存器连入JTAG链路中。

整个链路中JTAG指令位移寄存器的总长度为D位，D＝nk，其中n是JTAG链路中所有处理器的总数目，每个处理器中JTAG指令移位寄存器的长度为k位。

如图3所示，JTAG仿真器接收到同步调试命令后，根据对应扫描链的参数产生并发送TMS信号，控制JTAG链路上所有处理器芯片中的TAP控制器进入Shift-DR状态，Shift-DR状态维持的周期和JTAG链路长度L(即所有芯片的JTAG扫描链的总长度)一致。同时将多个处理器扫描链的数据由TDI引脚串行移入各自对应的扫描链路中，并在TAP控制器进入Update-DR状态时使串行扫描链上的n个数据同时被加载到各自所对应的芯片寄存器中，从而实现一次多个处理器芯片的同步调试操作。

JTAG链路长度L的运算公式为：

$>L=\underset{i=1}{\overset{m}{\Sigma }}{A}_i+(n-m)$>

其中m为需要被操作的芯片数目，A_i为需要被操作的某个处理器芯片中JTAG扫描链的长度，n为JTAG链上的总芯片数目。