法律状态公告日
法律状态信息
法律状态
2013-07-31
授权
授权
2010-12-01
实质审查的生效 IPC(主分类):H03M13/11 申请日:20100611
实质审查的生效
2010-10-20
公开
公开
技术领域
本发明涉及数字信息通信技术领域,尤其涉及一种LDPC解码中的水平操作方法、LDPC解码器中的水平操作装置及LDPC解码器。
背景技术
低密度校验码(Low Density Parity Check Code,LDPC code),是一种基于稀疏校验矩阵构造的线性分组码。这种码最初由Gallager于1962年提出,但是在当时并未引起人们的重视,直到20世纪90年代才被重新发现,并引起学术界广泛关注。LDPC码有着能够逼近信道容量极限的性能,因此已经被应用于一些商业系统如我国第一代地面数字电视广播传输标准DTMB、欧洲第二代地面数字电视广播传输标准DVB-T2等等,并且仍然有着巨大的应用潜力。
LDPC码有多种解码算法,各种算法的性能各不相同。目前比较常见的是和积算法(Sum-Product Algorithms,SPA),最小和算法(Min-Sum Algorithms)以及最小和算法的几种修正算法。SPA算法在高码率条件下有很好的性能,但是其水平步骤的复杂度过高,用硬件实现需要耗费大量的硬件资源。Min-Sum算法对SPA算法中的水平步骤做了简化,用取最小值运算代替了复杂的双曲正切、反双曲正切运算,虽然性能损失了一些,但是复杂度大大降低,并且对信道噪声不敏感,更加便于实现。
Min-Sum算法将SPA算法中的水平步骤
简化为f(x1,x2,...,xn)=sign(x1x2...xn)*min(|x1|,|x2|,...,|xn|)。当最小输入远小于其它输入时,上述近似误差很小。但是当输入值相差不大时,将会带来比较明显的误差,造成解码性能的下降。为了减少性能损失,修正的Min-Sum算法在Min-Sum算法的基础上做出补偿,如乘以归一化因子或减去偏移量等。这些处理能够在不明显增加硬件复杂度的基础上,提高解码算法的性能。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是:提高以Min-Sum算法为基础的LDPC解码算法的性能。
(二)技术方案
为解决上述问题,本发明提供了一种LDPC解码中的水平操作方法,该方法包括步骤:
S1.对两个输入做坐标变换和量化,得到查找表的一对索引;
S2.根据所述索引对查找表进行查找,得到与所述索引相对应的修正项;
S3.将所述两个输入中的最小值与所述修正项相加,并输出。
其中,步骤S3后还包括步骤:
S4.对步骤S3的输出进行限幅处理,将小于零的输出限幅为零。
其中,在步骤S1中,所述坐标变换公式为:
其中,x1、x2为所述两个输入,x’1、x’2为坐标变换后的两个输入。
其中,所述量化为取经坐标变换后的两个输入的设定比特作为所述索引。
其中,所述查找表为二维查找表,其内容为与每对索引相对应的修正项,所述修正项不大于零。
其中,所述修正项为:
fc=2arctanh[tanh(x1/2)*tanh(x2/2)]-min(x1,x2)
其中,x1、x2为所述两个输入。
本发明还提供了一种LDPC解码器中的水平操作装置,该装置包括:坐标变换与量化单元,用于对两个输入做坐标变换和量化,得到查找表的索引;查找单元,用于根据所述索引对查找表进行查找,得到与所述索引相对应的修正项;输出单元,用于将所述两个输入中的最小值与所述修正项相加,并输出。
其中,该装置还包括:后处理单元,用于对所述输出单元的输出进行限幅处理,将小于零的输出限幅为零。
本发明还提供了一种LDPC解码器,该解码器包括上述水平操作装置。
(三)有益效果
本发明所提出的方法及装置在水平操作的过程中加入修正项,略微增加了解码器硬件复杂度,加入修正项后水平步骤可写为:y=min(x1,x2)+fc(x1,x2),使得解码算法能够逼近最优的SPA算法的性能,可显著提高原有LDPC解码器的性能,从而改善整个通信系统的性能。
附图说明
图1为依照本发明一种实施方式的LDPC解码中的水平操作方法流程图;
图2为依照本发明一种实施方式的LDPC解码器中的水平操作装置结构框图;
图3为本发明实施例的方法的解码性能与SPA算法、Min-Sum算法解码性能比较示意图。
具体实施方式
本发明提出的LDPC解码中的水平操作方法、LDPC解码器中的水平操作装置及LDPC解码器,结合附图及实施例详细说明如下。
如图1所示,依照本发明一种实施方式的LDPC解码中的水平操作方法包括步骤:
S1.对两个输入x1、x2做坐标变换,并将坐标变换后的两个变量x1’、x2’量化,即根据量化比特数及量化的动态范围,从x1’、x2’中取出若干比特,作为查找表的索引index1和index2;
坐标变换的目的是使得与坐标变换前相比,变换后的量化误差更小。变换公式包括但不仅限于如下公式:
S2.根据索引对查找表进行查找,得到与索引相对应的修正项fc。查找表为二维查找表,其内容为与索引相对应的修正项,并且一般不大于零。
S3.将两个输入中的最小值与修正项相加,得到y’=min(x1,x2)+fc=x1’+fc并输出。
其中,在步骤S3后还包括步骤:
S4.对y’进行包括但不仅限于限幅处理的后处理,将小于零的输出限幅为零,以使结果不会对后续操作产生不良影响。
本发明还提供了一种使用上述方法的LDPC解码器中的水平操作装置(HPU),如图2所示,该装置包括:
坐标变换与量化单元,用于对两个输入做坐标变换和量化,并从中取出适当的位作为查找表的索引;
查找单元,用于根据索引对二维查找表进行查找,得到与该索引相对应的修正项;
输出单元,用于将两个输入中的最小值与所述修正项相加,并输出。
该装置还可包括:
后处理单元,用于对输出单元的输出结果进行限幅处理,将小于零的输出限幅为零,得到最终输出。
其中,坐标变换与量化单元为二输入三输出操作单元,与输入端的寄存器相连,并且通过中间寄存器与查找单元以及输出单元相连。
查找单元为二输入单输出操作单元,通过中间寄存器与输出单元相连。
输出单元为二输入单输出操作单元,通过中间寄存器与输出端寄存器相连,或与后处理单元连接后通过中间寄存器与输出端寄存器相连。
此外,本发明还提供了一种包括上述水平操作装置的LDPC解码器。
实施例
本实施例使用16*16的查找表,所述查找表可以通过如下方式获得:
1、对二维表的每一对索引(x1’,x2’),做坐标变换,以便于求该对索引所对应的修正项:
由
其中,x1<x2,且x1、x2均大于零。
2、对每一对(x1,x2),通过如下公式获得对应的修正项:
fc=2arctanh[tanh(x1/2)*tanh(x2/2)]-min(x1,x2)
3、根据需要对修正项做适当的量化,即可得到16*16的二维查找表。
本发明的实施例为两个输入为7比特,动态范围为[0,16],查找表大小为16*16的二输入HPU装置,其结构如图2所示。
其中,in1和in2为两个7比特的输入寄存器,用于存储输入的两个7比特数据。两个7比特数据输入到坐标变换与量化单元中,首先按照坐标变换公式:
得到坐标变换后的7比特数据x1’、x2’。由于所用查找表为16*16,因此量化部分取出x1’、x2’的前4比特,作为二维查找表的索引index1和index2,通过中间寄存器输入到查找表单元,而x1’作为最小值,通过中间寄存器输入到结果处理单元。查找表单元接收索引index1和index2,根据index1和index2从16*16的查找表中得到修正项fc,通过中间寄存器输入到结果处理单元。结果处理单元接收来自坐标变换与量化单元的最小值x1’,和来自查找表单元的fc,通过加法器得到中间输出y’=min(x1,x2)+fc=x1’+fc,中间输出通过限幅,将小于零的部分限幅为零,得到最终输出Out。
通过上述方法得到的解码性能与SPA算法、Min-Sum算法的性能比较如图3所示:
仿真条件为:采用码长61440,码率2/3的LDPC码,星座映射为64QAM,解映射方式为Log-MAP算法,信道模型为i.i.d rayleigh信道,最大迭代次数为30,仿真比特数为204800000比特。
从图3中可以看出,在相同的条件下,采用16*16查找表的LDPC解码算法和SPA算法只有约0.01dB的差距,比Min-Sum算法提高了约0.1dB。
通过将原有LDPC解码器中的比较单元替换或部分替换为本发明装置,能够得到性能更优的LDPC解码器。通过调整查找表的大小、精度,就能够控制解码算法的性能以及解码器的硬件复杂度,从而在硬件资源和性能间取得折中。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。
机译: LDPC LDPC LDPC解码器的LDPC解码器和半导体存储器系统的操作方法
机译: LDPC解码器,LDPC解码器的操作方法和半导体存储器系统
机译: LDPC LDPC解码器及其操作方法