老化预测和超速时延测试双功能的系统及方法

摘要

本发明涉及老化预测和超速时延测试双功能的系统和方法，系统包括：时钟信号生成模块，用于根据第一控制向量生成可编程时钟信号，根据第二控制向量生成多个测试时钟信号；工作模式及时钟选择模块，用于根据控制信号确定系统的工作模式，并在可编程时钟信号、系统功能时钟信号和测试时钟信号中选择，将选择的信号输入到目标电路的系统时钟树，以进行对应的工作模式的操作；工作模式包括，正常工作模式，老化预测模式，以及超速时延测试模式；电路响应捕获模块，用于在当前模式为老化预测模式时，在捕获区间捕获目标电路的响应，并根据是否在捕获区间内出现信号跳变而产生相应的报警信号。本发明能够进行超速时延测试和在线电路老化预测。

说明书

技术领域

本发明涉及半导体工艺技术领域，尤其涉及老化预测和超速时延测试双功能系统和方法。

背景技术

随着工艺技术进入纳米级，晶体管特征尺寸不断减小。在这种情况下，NBTI(负偏压温度不稳定性)，一种作用于PMOS晶体管的老化(aging)效应成为影响电路生命期可靠性的首要因素。NBTI效应会随着电路使用时间的推移增加电路的时延，从而导致电路出现定时违规(timing violation)问题。已有一些研究工作表明，在最差操作环境下，NBTI效应可以导致电路时延在10年内增加20％。由于电路老化是一种相对缓慢的过程，在线电路老化预测是一种有效的对老化效应导致的电路失效进行预测的方法。在线的电路老化预测装置在目标电路处于正常功能操作时捕获目标电路的响应。如果目标电路的时延在老化效应的作用下增加到一定程度会在预先设定的捕获区间内出现不应有的跳变。通过在捕获区间内捕获这种不应有的跳变，在线电路老化预测装置产生报警信号，对接下来可能导致的目标电路失效进行预警。

另一方面，随着工艺技术的进步，芯片的时钟频率已经可以达到几GHz级，因此芯片工作的定时约束也越来越严格。在这种情况下，小时延缺陷(smalldelay defect)开始对制造后芯片的可靠性带来严峻的挑战。例如，Intel曾经报道过他们发现当制造工艺由0.25um提高到0.18um后，由于阻性桥接导致的小时延缺陷出现的比率也随之升高。然而，传统的采用跳变故障模型(transitionfault model)的实速时延测试并不能够有效地检测芯片中存在的小时延缺陷。这是因为跳变故障模型总是倾向于敏化芯片中较短的路径，而短路径相对于功能时钟信号的较大的时隙值(timing slack)往往会掩盖路径上的小时延缺陷的存在，从而降低测试覆盖率。目前，超速时延测试是一种可以有效检测小时延缺陷的时延测试方法。超速时延测试通过提高测试时钟频率来减小芯片中短路径的时隙值，从而增强了其对小时延缺陷的检测能力。

人们通常将在线电路老化预测和超速时延测试看成两个独立的问题并且使用独立的硬件电路来实现它们。但是这种做法造成了硬件电路资源的浪费。传统的用于超速时延测试的硬件电路通常只在制造测试时使用，在芯片随后的实际服务生命期内废弃不用。而用于在线电路老化预测的硬件电路却要等到芯片实际服务生命期开始才被启用。

发明内容

为了解决上述问题，本发明提供了老化预测和超速时延测试双功能的系统和方法，能够生成可编程的时钟信号，能够进行超速时延测试和在线电路老化预测。

本发明公开了一种老化预测和超速时延测试双功能的系统，包括：

时钟信号生成模块，用于根据预设的第一控制向量生成可编程时钟信号，所述可编程的时钟信号分为激励加载时钟信号和响应捕获时钟信号，并且根据预设的第二控制向量生成多个测试时钟信号；

工作模式及时钟选择模块，用于根据控制信号确定所述系统的工作模式，并根据所述控制信号在所述可编程时钟信号、系统功能时钟信号和所述测试时钟信号中选择，将选择的信号输入到目标电路的系统时钟树，以进行对应的工作模式的操作；所述工作模式包括，目标电路进行正常功能操作工作的正常工作模式，对目标电路进行在线电路老化预测的老化预测模式，以及对目标电路进行超速时延测试的超速时延测试模式；

电路响应捕获模块，用于在当前模式为老化预测模式时，在捕获区间捕获目标电路的响应，并根据是否在捕获区间内出现信号跳变而产生相应的报警信号，所述捕获区间为系统功能时钟信号的周期减去激励加载时钟信号的边缘与所述响应捕获时钟信号的边缘之间的时延差的差值。

所述超速时延测试模式包括第一状态和第二状态，

所述老化预测模式包括初始状态和工作状态，所述系统在使用过程中断电或需要改变捕获区间的大小时进入初始状态；

所述工作模式及时钟选择模块进一步用于根据控制信号确定当前的工作模式；在当前模式为正常工作模式时，将系统功能时钟信号输入到目标电路的系统时钟树上；在当前模式为老化预测模式的初始状态时，将第一控制向量移入所述时钟信号生成模块，当前模式为老化预测模式的工作状态时，将所述激励加载时钟信号输入到目标电路的系统时钟树上，指示所述时钟信号生成模块将所述响应捕获时钟信号输入到所述电路响应捕获模块；在当前模式为超速时延测试模式的第一状态时，使预设的测试向量移入目标电路的扫描链，所述第二控制向量移入所述时钟信号生成模块，在当前模式为超速时延测试模式的第二状态时，将所述测试时钟信号输入目标电路的系统时钟树上，以进行超速时延测试；

所述时钟信号生成模块进一步用于在控制信号指示当前模式为老化预测模式工作状态时，根据第一控制向量生成可编程时钟信号；在控制信号指示当前模式为超速时延测试模式的第二状态时，根据第二控制向量生成多个测试时钟信号。

所述工作模式及时钟选择模块进一步包括工作模式选择子模块和时钟信号选择子模块；

所述工作模式选择子模块，用于根据控制信号确定当前的工作模式，在当前模式为老化预测模式的工作状态时，将系统功能时钟信号输入到时钟信号生成模块上，以使所述时钟信号生成模块生成可编程时钟信号，并指示所述时钟信号生成模块将所述响应捕获时钟信号输入到所述电路响应捕获模块；在当前模式为超速时延测试模式的第二状态时，指示所述时钟信号生成模块产生连续两个所述测试时钟信号，并将所述测试时钟信号输入所述时钟信号选择子模块；

所述时钟信号选择子模块，用于在当前模式为正常工作模式时，将系统功能时钟信号输入到目标电路的系统时钟树上；在当前模式为老化预测模式的初始状态时，通过扫描时钟信号将第一控制向量移入所述时钟信号生成模块；在当前模式为老化预测模式的工作状态时，将接收的所述激励加载时钟信号输入到目标电路的系统时钟树上；在当前模式为超速时延测试模式的第一状态时，将扫描时钟信号输入目标电路的系统时钟树上，以使所述测试向量移入目标电路的扫描链，所述第二控制向量移入所述时钟信号生成模块，在当前模式为超速时延测试模式的第二状态时，将所述测试时钟信号输入目标电路的系统时钟树上，以进行超速时延测试。

所述时钟信号生成模块包括延时子模块、时延级选择子模块、可编程时钟信号生成子模块和测试时钟信号生成子模块；

所述工作模式选择子模块在正常工作模式下输出低电平，在老化预测模式或超速时延测试模式下产生高电平；

所述延时子模块包括上延时子模块、下延时子模块、以及PMOS晶体管；

所述PMOS晶体管，用于依据所述工作模式选择子模块的输出，在老化预测模式或超速测试工作模式下触发跳变；

所述上延时子模块，用于依据所述PMOS晶体管的跳变在正常工作模式下输出固定的高电平信号，在老化预测模式或超速时延测试模式时产生第一下跳变信号；

所述下延时子模块，用于依据所述PMOS晶体管的跳变在正常工作模式下输出固定的高电平信号，在老化预测模式或超速时延测试模式时产生第二下跳变信号；

所述时延级选择子模块，用于根据移入的所述第一控制向量或第二控制向量的控制位控制所述上延时子模块和所述下延时子模块中打开的时延级数目，以使第一下跳变信号早于第二下跳变信号；

所述可编程时钟信号生成子模块，用于依据所述上延时子模块和所述下延时子模块的输出生成所述可编程时钟信号；

所述测试时钟信号生成子模块，用于将所述上延时子模块和所述下延时子模块产生的下跳变转化为两个具有特定时间间隔的上跳变测试时钟信号；所述特定的时间间隔由所述上延时子模块和所述下延时子模块中打开的时延级数目决定。

所述上延时子模块和所述下延时子模块分别包括多个时延级，所述上延时子模块和所述下延时子模块包括的时延级数不同；

所述时延级选择子模块包括第一多路选择器、第二多路选择器、可扫描触发器和多组堆叠NMOS晶体管；

每个所述时延级通过一组所述堆叠NMOS晶体管连接一个所述可扫描触发器，所述上延时子模块和所述下延时子模块中打开的时延级数目由输出1的可扫描触发器所连接的时延级的位置确定；

所有的所述可扫描触发器级联成一个环形移位寄存器，所述上延时子模块所连接的所有可扫描触发器的数据输入端由所述第一多路选择器控制，所述下延时子模块所连接的所有可扫描触发器的时钟输入端由所述第二多路选择器控制；

在老化预测模式的初始状态下，第一控制向量在扫描时钟的控制下移入所述环形移位寄存器，使得一个同所述上延时子模块连接的可扫描触发器的输出端为1，一个同所述下延时子模块连接的可扫描触发器的输出端为1，其它可扫描触发器的输出端均为0；

在超速时延测试模式的第一状态下，第二控制向量在扫描时钟的控制下移入所述环形移位寄存器，使得一个同所述上延时子模块连接的可扫描触发器的输出端为1，一个同所述下延时子模块连接的可扫描触发器的输出端为1，其它可扫描触发器的输出端均为0；

所述第二控制向量控制在超速时延测试模式下，所述上延时子模块和所述下延时子模块打开相同数目的时延级；所述第一控制向量控制在老化预测模式下，所述上延时子模块打开的时延级数目不同于所述下延时子模块中打开的时延级数目。

每个所述时延级由一个或多个具有抗NBTI导致的电路老化能力的延时单元构成；

所述具有抗NBTI导致的电路老化能力的延时单元包括延时缓冲器和控制晶体管，所述控制晶体管根据所述控制信号使得所述延时单元在老化预测模式或超速时延测试模式下为延时缓冲器，在正常工作模式下处于抗NBTI导致的电路老化状态。

所述可编程时钟信号生成子模块包括一个反向器和一个两输入或非门，

所述反相器的输入端与所述上延时子模块的输出端相连，用于将所述上延时子模块产生的第一下跳变信号转化为上跳变的激励加载时钟信号；

所述两输入或非门的第一输入端与所述下延时子模块的输出端相连，第二输入端与所述反相器的输出端相连，用以将第一输入端和第二输入端的输入信号转化为响应捕获时钟信号。

所述测试时钟信号生成子模块包括多个反相器、一个两输入或门和一个两输入与非门，所述多个反相器串联；

所述上延时子模块输出信号经所述多个反相器后输入所述两输入或门的一输入端，所述上延时子模块输出信号直接输入所述两输入或门的另一输入端；

所述两输入或门的输出信号输入所述两输入与非门的一输入端，所述下延时子模块输出信号输入所述两输入与非门的另一输入端，所述两输入与非门输出所述测试时钟信号。

所述电路响应捕获模块包括老化效应传感器和锁存器，

所述老化效应传感器，用于在当前模式为老化预测模式时，在捕获区间捕获目标电路的响应，并根据是否在捕获区间内出现信号跳变而产生相应的报警信号；

所述锁存器，用于锁存所述老化效应传感器产生的报警信号。

所述老化效应传感器在老化预测工作模式下处于稳定状态和捕获状态；

所述老化效应传感器进一步用于根据所述响应捕获时钟信号在所述稳定状态和所述捕获状态间切换，在所述稳定状态下不捕获目标电路的响应，保持输出信号为低电平，在所述捕获状态下，在捕获区间内捕获电路的响应，如果在所述捕获区间内目标电路响应出现跳变，则将输出信号由低电平变为高电平，以产生一个上跳变作为报警信号。

本发明还公开了一种实现老化预测和超速时延测试双功能的方法，包括：

步骤1，根据控制信号确定所述系统的工作模式，所述工作模式包括，目标电路进行正常功能操作工作的正常工作模式，对目标电路进行在线电路老化预测的老化预测模式，以及对目标电路进行超速时延测试的超速时延测试模式；

步骤2，在老化预测模式下，根据预设的第一控制向量生成可编程时钟信号，所述可编程的时钟信号分为激励加载时钟信号和响应捕获时钟信号；在超速时延测试模式下，根据预设的第二控制向量生成多个测试时钟信号；依据所述控制信号在所述可编程时钟信号、系统功能时钟信号和所述测试时钟信号中选择，将选择的信号输入到目标电路的系统时钟树，以进行对应的工作模式的操作；

步骤3，在老化预测模式下，在捕获区间捕获目标电路的响应，并根据是否在捕获区间内出现信号跳变而产生相应的报警信号，所述捕获区间为系统功能时钟信号的周期减去激励加载时钟信号的边缘与所述响应捕获时钟信号的边缘之间的时延差的差值。

所述超速时延测试模式包括第一状态和第二状态，

所述老化预测模式包括初始状态和工作状态，在操作过程中断电或需要改变捕获区间的大小时进入初始状态；

所述步骤2进一步为，

步骤21在当前模式为正常工作模式时，将系统功能时钟信号输入到目标电路的系统时钟树上；

步骤22，在当前模式为老化预测模式的初始状态时，获取第一控制向量，当前模式为老化预测模式的工作状态时，将所述激励加载时钟信号输入到目标电路的系统时钟树上，根据所述第一控制向量生成可编程时钟信号；

步骤23，在当前模式为超速时延测试模式的第一状态时，使预设的测试向量移入目标电路的扫描链，获取第二控制向量，在当前模式为超速时延测试模式的第二状态时，根据所述第二控制向量生成多个测试时钟信号，将所述测试时钟信号输入目标电路的系统时钟树上，以进行超速时延测试。

所述步骤22进一步为，

步骤31，在当前模式为老化预测模式的初始状态时，通过扫描时钟信号移入第一控制向量；

步骤32，在当前模式为老化预测模式的工作状态时，根据所述第二控制向量生成可编程时钟信号，将接收的所述激励加载时钟信号输入到目标电路的系统时钟树上；

所述步骤23进一步为，

步骤33，在当前模式为超速时延测试模式的第一状态时，将扫描时钟信号输入目标电路的系统时钟树上，以使所述测试向量移入目标电路的扫描链，移入所述第二控制向量；

步骤34，在当前模式为超速时延测试模式的第二状态时，根据所述第二控制向量产生连续两个所述测试时钟信号，将所述测试时钟信号输入目标电路的系统时钟树上，以进行超速时延测试。

所述根据第一控制向量生成可编程时钟信号进一步为，

步骤41，在老化预测模式下触发跳变，依据所述跳变产生第一下跳变信号和第二下跳变信号，根据移入的所述第一控制向量的控制位控制对所述第一下跳变信号和第二下跳变信号的时延，以使第一下跳变信号早于第二下跳变信号，依据时延后的第一下跳变信号和第二下跳变信号生成所述可编程时钟信号；

步骤42，在超速时延测试模式下触发跳变，依据所述跳变产生第一下跳变信号和第二下跳变信号，根据移入的所述第二控制向量的控制位控制对所述第一下跳变信号和第二下跳变信号的时延，以使第一下跳变信号早于第二下跳变信号，将时延后的第一下跳变信号和第二下跳变信号中下跳变转化为两个具有特定时间间隔的上跳变测试时钟信号；所述特定的时间间隔由所述第一下跳变信号和第二下跳变信号的时延决定。

所述方法还包括：

步骤51，在需要改变所述捕获区间的大小时，对移入的所述第一控制信号进行移位；

步骤52，在需要改变所述多个测试时钟信号的间隔时，对移入的所述第二控制信号进行移位。

本发明的有益效果在于，既能够在目标电路处于正常功能操作期间在线预测目标电路老化情况并产生相应的报警信号，又能够用于制造测试并有效的检测目标电路中存在的小时延缺陷；采用抗NBTI导致的电路老化的模块可以最大限度的减少电路运行时的老化效应造成的时钟漂移；通过对控制向量进行移位，便于灵活调整测试频率和捕获区间的大小。

附图说明

图1是本发明老化预测和超速时延测试双功能的系统的结构图；

图2是本发明一实施例的老化预测和超速时延测试双功能的系统的结构图；

图3是一实施例中时钟信号生成模块中用以产生跳变信号的模块结构图；

图4是一实施例中延时单元的结构图；

图5是一实施例中电路响应捕获模块结构图；

图6是一实施例中测试时钟信号生成子模块的结构图。

具体实施方式

下面结合附图，对本发明做进一步的详细描述。

本发明老化预测和超速时延测试双功能的系统的结构如图1所示。

时钟信号生成模块100，用于时钟信号生成模块，用于根据预设的第一控制向量生成可编程时钟信号，可编程的时钟信号分为激励加载时钟信号和响应捕获时钟信号，并且根据预设的第二控制向量生成多个测试时钟信号。

通过改变激励加载时钟信号的边缘与响应捕获时钟信号的边缘之间的时延差来调整在线电路老化预测的电路响应的捕获区间。

工作模式及时钟选择模块200，用于根据控制信号确定所述系统的工作模式，并根据所述控制信号在所述可编程时钟信号、系统功能时钟信号和所述测试时钟信号中选择，将选择的信号输入到目标电路的系统时钟树，以进行对应的工作模式的操作；所述工作模式包括，目标电路进行正常功能操作的正常工作模式，对目标电路进行在线电路老化预测的老化预测模式，以及对目标电路进行超速时延测试的超速时延测试模式。

在一具体实施方式中。

所述超速时延测试模式包括第一状态和第二状态，所述老化预测模式包括初始状态和工作状态。

系统在使用过程中断电或需要改变捕获区间的大小时进入初始状态。所述工作模式及时钟选择模块进一步用于根据控制信号确定当前的工作模式；在当前模式为正常工作模式时，将系统功能时钟信号输入到目标电路的系统时钟树上；在当前模式为老化预测模式的初始状态时，将第一控制向量移入所述时钟信号生成模块，当前模式为老化预测模式的工作状态时，将所述激励加载时钟信号输入到目标电路的系统时钟树上，指示所述时钟信号生成模块将所述响应捕获时钟信号输入到所述电路响应捕获模块；在当前模式为超速时延测试模式的第一状态时，使预设的测试向量移入目标电路的扫描链，所述第二控制向量移入所述时钟信号生成模块，在当前模式为超速时延测试模式的第二状态时，将所述测试时钟信号输入目标电路的系统时钟树上，以进行超速时延测试。

所述时钟信号生成模块还用于在控制信号指示当前模式为老化预测模式工作状态时，根据第一控制向量生成可编程时钟信号；在控制信号指示当前模式为超速时延测试模式的第二状态时，根据第二控制向量生成多个测试时钟信号。

进一步具体的实施方式中所述工作模式及时钟选择模块包括工作模式选择子模块和时钟信号选择子模块。

所述工作模式选择子模块，用于根据控制信号确定当前的工作模式，在当前模式为老化预测模式的工作状态时，将系统功能时钟信号输入到时钟信号生成模块上，以使所述时钟信号生成模块生成可编程时钟信号，并指示所述时钟信号生成模块将所述响应捕获时钟信号输入到所述电路响应捕获模块；在当前模式为超速时延测试模式的第二状态时，指示所述时钟信号生成模块产生连续两个所述测试时钟信号，并将所述测试时钟信号输入所述时钟信号选择子模块；

所述时钟信号选择子模块，用于在当前模式为正常工作模式时，将系统功能时钟信号输入到目标电路的系统时钟树上；在当前模式为老化预测模式的初始状态时，通过扫描时钟信号将第一控制向量移入所述时钟信号生成模块，在当前模式为老化预测模式的工作状态时，将接收的所述激励加载时钟信号输入到目标电路的系统时钟树上；在当前模式为超速时延测试模式的第一状态时，将扫描时钟信号输入目标电路的系统时钟树上，以使所述测试向量移入目标电路的扫描链，所述控制向量移入所述时钟信号生成模块，在当前模式为超速时延测试模式的第二状态时，将所述测试时钟信号输入目标电路的系统时钟树上，以进行超速时延测试。

电路响应捕获模块300，用于在当前模式为老化预测模式时，在捕获区间捕获目标电路的响应，并根据是否在捕获区间内出现信号跳变而产生相应的报警信号，所述捕获区间为系统功能时钟信号的周期减去激励加载时钟信号的边缘与所述响应捕获时钟信号的边缘之间的时延差的差值。

一具体实施例中，本发明系统的结构如图2所示。

本发明的系统包括时钟信号生成模块100、工作模式和时钟选择模块200，和电路响应捕获模块300。

所述超速时延测试模式包括第一状态和第二状态，所述老化预测模式包括初始状态和工作状态。本发明的系统在使用过程中断电或需要改变捕获区间的大小时进入初始状态。

时钟信号生成模块100，用于在控制信号指示当前模式为老化预测模式工作状态时，根据预设的第一控制向量生成可编程时钟信号，所述可编程的时钟信号分为激励加载时钟信号和响应捕获时钟信号，在控制信号指示当前模式为超速时延测试模式的第二状态时，根据第二控制向量生成多个测试时钟信号。

时钟信号生成模块100包括延时子模块110、时延级选择子模块120、可编程时钟信号生成子模块130和测试时钟信号生成子模块140。

进一步的，工作模式选择子模块210在正常工作模式下输出低电平，在老化预测模式或超速时延测试模式下产生高电平。

延时子模块110包括上延时子模块、下延时子模块、以及PMOS晶体管。

PMOS晶体管，用于根据接收的工作模式选择子模块210的输出触发跳变。

PMOS晶体管在老化预测模式或超速测试工作模式下触发跳变。

上延时子模块，用于依据所述PMOS晶体管的跳变在正常工作模式下输出固定的高电平信号，在老化预测模式或超速时延测试模式时产生第一下跳变信号。

下延时子模块，用于依据所述PMOS晶体管的跳变在正常工作模式下输出固定的高电平信号，在老化预测模式或超速时延测试模式时产生第二下跳变信号。

时延级选择子模块120，用于根据存储的所述控制向量的控制位控制所述上延时子模块和所述下延时子模块中打开的时延级数目，以使第一下跳变信号早于第二下跳变信号。

可编程时钟信号生成子模块130，用于依据所述上延时子模块和所述下延时子模块的输出生成所述可编程时钟信号。

测试时钟信号生成子模块140，用于依据所述上延时子模块和所述下延时子模块的输出产生所述测试时钟信号。

工作模式和时钟选择模块200包括工作模式选择子模块210和时钟信号选择子模块220。

工作模式选择子模块210，用于根据控制信号确定当前的工作模式，在当前模式为老化预测模式的工作状态时，将系统功能时钟信号输入到时钟信号生成模块100上，以使所述时钟信号生成模块100生成可编程时钟信号，并指示时钟信号生成模块100将所述响应捕获时钟信号输入到所述电路响应捕获模块300；在当前模式为超速时延测试模式的第二状态时，指示时钟信号生成模块100产生连续两个所述测试时钟信号，并将所述测试时钟信号输入时钟信号选择子模块220。

时钟信号选择子模块220，用于在当前模式为正常工作模式时，将系统功能时钟信号输入到目标电路的系统时钟树上；在当前模式为老化预测模式的初始状态时，通过扫描时钟信号将第一控制向量移入所述时钟信号生成模块；在当前模式为老化预测模式的工作状态时，将接收的所述激励加载时钟信号输入到目标电路的系统时钟树上；在当前模式为超速时延测试模式的第一状态时，将扫描时钟信号输入目标电路的系统时钟树上，以使所述测试向量移入目标电路的扫描链，所述控制向量移入所述时钟信号生成模块100，在当前模式为超速时延测试模式的第二状态时，将所述测试时钟信号输入目标电路的系统时钟树上，以进行超速时延测试。

两个控制信号GSEN和SEL通过工作模式选择子模块210来控制老化预测和超速时延测试双功能的系统工作模式在正常工作模式、超速时延测试和老化预测模式间切换。这两个控制信号在制造测试时由外部的自动测试仪(automatic testing equipment)提供并在执行在线电路老化预测操作时复用。表1列出了GSEN和SEL信号取值组合及相对应的控制功能。

表1

在老化预测的初始状态，只要SEL为1就可以，GSEN是1还是0都没关系，不会影响控制向量移入环形移位寄存器。只会产生一些无用的时钟信号，因为电路老化预测操作还没开始，由于这些无用的时钟信号产生的报警信号可以被忽略。所以把GSEN为X，表示即可取1也可取0。

本发明系统通过制造测试后不会再进行超速测试了，因此本发明系统进入服务生命期后只有两种状态：正常工作模式和老化预测模式。其中，GSEN和SEL的01组合用来指示电路老化预测操作的开始，并不包括控制向量的移入。在本发明系统加电后，正式开始功能操作前，SEL设为高电平，这时第一控制向量在SCLK的控制下通过SI端口移入循环移位寄存器中。这时GSEN是1还是0都没有关系。因为此时目标电路的所有响应都会被忽略。第一控制向量移入完成后，GSEN和SEL设为00，表示进入正常功能模式。而GSEN变为高电平则表示开始进行电路老化预测操作。

当GSEN和SEL信号都为低电平时，工作模式选择子模块210确定目标电路处于正常工作模式，老化预测和超速时延测试双功能的系统处于闲置，为不工作的状态。时钟信号选择子模块220将FCLK(系统功能时钟)信号送入目标电路的系统时钟树同时屏蔽所述时钟信号生产模块100产生的时钟信号以保证目标电路完成正常的功能操作。

当GSEN信号变为高电平而SEL信号保持为低电平时，工作模式选择子模块210确定目标电路处于老化预测模式，老化预测和超速时延测试双功能的系统执行在线电路老化预测操作。此时FCLK信号通过工作模式选择子模块210输入到时钟信号生成模块100上，时钟信号生成模块100接收到FCLK后根据第一控制向量产生ACLK(激励加载时钟)信号和CTRL(响应捕获时钟)信号。其中，ACLK信号通过时钟信号选择子模块220被施加到目标电路的系统时钟树上以触发目标电路的操作。而CTRL信号直接输入到电路响应捕获模块300以控制电路响应捕获模块300在捕获区间内捕获目标电路的响应。在线电路老化预测的捕获区间大小由激励加载时钟信号边缘和响应捕获时钟信号边缘之间的时延差决定。

当SEL信号变为高电平时，工作模式选择子模块210确定老化预测和超速时延测试双功能的系统处于超速时延测试模式下。若此时GSEN信号同样为高电平，则老化预测和超速时延测试双功能的系统处于超速时延测试模式的第一状态，时钟信号选择子模块220将SCLK(扫描时钟)信号输入到目标电路的系统时钟树上。在SCLK信号的控制下，测试向量和用以生成可编程时钟信号的第二控制向量被分别移入目标电路的扫描链和时钟信号生成模块100中的可扫描触发器内。当GSEN变为低电平，老化预测和超速时延测试双功能的系统处于超速时延测试模式的第二状态，工作模式选择子模块210指示时钟信号生成模块100产生连续两个TCLK(测试时钟)信号，并通过时钟信号选择子模块220被施加到目标电路的系统时钟树上，以实现超速时延测试。超速时延测试的测试时钟频率由这两个测试时钟边缘之间的时延差决定。待超速时延测试完成后，GSEN信号重新变为高电平，此时SCLK信号又被施加到目标电路的系统时钟树上，从目标电路的扫描链内将测试响应移出。

在本实施例中，当系统处于超速时延测试模式时，电路响应捕获模块300同样会接收到时钟信号并执行操作，但由于电路响应捕获模块300独立于目标电路和目标电路的扫描链，因此并不干扰对目标电路所做的超速时延测试及其测试结果。此时电路响应捕获模块300产生的报警信号可被忽略。

图3给出了时钟信号生成模块100中用以产生跳变信号的模块结构图。图3中具体包括延时子模块110、时延级选择子模块120。延时子模块110包括上延时子模块111、下延时子模块112、以及PMOS晶体管P1。

时钟信号生成模块100根据预先设定的第二控制向量生成可编程时钟信号。可编程的时钟信号分为激励加载时钟信号和响应捕获时钟信号。通过改变激励加载时钟信号的边缘与响应捕获时钟信号的边缘之间的时延差可改变在线电路老化预测的电路响应捕获区间。

通过改变上延时子模块111的输出信号UDL和下延时子模块112的输出信号LDL中跳变间隔改变超速测试的测试时钟周期。

如图3所示，上延时子模块111和下延时子模块112分别包括一定数目的时延级，而每个时延级包括一个或多个延时单元，该延时单元具有抗NBTI导致的电路老化能力。其中，上延时子模块111中的时延级数目不同于下延时子模块112中时延级的数目，因而具有非对称特性。实施例中，上延时子模块111中的单个时延级的延时小于下延时子模块112中单个时延级的延时。在老化预测模式或超速时延测试模式时，上延时子模块111由于时延级打开而产生的第一下跳变信号总是要早于下延时子模块112由于时延级打开而产生的第二下跳变信号。在超速时延测试模式时，通过第二控制向量控制上延时子模块111和下延时子模块112打开相同数目的时延级。而在老化预测模式下，通过第一控制向量控制上延时子模块111和下延时子模块112分别打开不同数目的时延级。

时延级选择子模块包括多路选择器MUX、可扫描的触发器和多组堆叠的NMOS晶体管。时延级选择子模块根据可扫描触发器内存储的第一控制向量或第二控制向量来打开延时子模块111和下延时子模块112相应数目的时延级。

下面，以上延时子模块111的第一个时延级为例对时延级选择及在延时子模块上产生跳变进行说明。

如图3所示，在正常工作模式下，时钟信号生成模块100的输入信号IN为来自工作模式选择子模块210的输出信号，并且工作模式选择子模块210保持输出信号为低电平。此时，用以触发跳变的PMOS晶体管P1导通。由于上延时子模块111的第一个时延级DU1的输出同样为低电平并使堆叠的NMOS晶体管中的UN2关断，因此无论UN1和UN2是否导通，上延时子模块111的输出信号UDL保持为高电平。在老化预测模式或超速时延测试模式，IN信号由低电平变为高电平。此时P1关断而UN2导通。这是，如果连接在第一个时延级上的可扫描触发器的输出端为高电平，三个堆叠的NMOS晶体管UN1、UN2和UN3处于全部导通状态，从而使得上延时子模块111的输出信号UDL产生一个下跳变，由高电平变为低电平，该下跳变为第一下跳变信号。

上延时子模块111包括多个时延级DU，下延时子模块112分别包括多个时延级DL。

时延级选择子模块120包括第一多路选择器、第二多路选择器、可扫描触发器和多组堆叠NMOS晶体管。

每个时延级通过一组堆叠NMOS晶体管连接一个可扫描触发器，上延时子模块111和下延时子模块112中打开的时延级数目由输出1的可扫描触发器所连接的时延级的位置确定。

所有的可扫描触发器级联成一个环形移位寄存器，上延时子模块111所连接的所有可扫描触发器的数据输入端由所述第一多路选择器控制，下延时子模块112所连接的所有可扫描触发器的时钟输入端由第二多路选择器控制。

在老化预测模式的初始状态下，第一控制向量在扫描时钟的控制下移入所述环形移位寄存器，使得一个同所述上延时子模块连接的可扫描触发器的输出端为1，一个同所述下延时子模块连接的可扫描触发器的输出端为1，其它可扫描触发器的输出端均为0。

在超速时延测试模式的第一状态下，第二控制向量在扫描时钟的控制下移入所述环形移位寄存器，使得一个同所述上延时子模块连接的可扫描触发器的输出端为1，一个同所述下延时子模块连接的可扫描触发器的输出端为1，其它可扫描触发器的输出端均为0。

所述第二控制向量控制在超速时延测试模式下，所述上延时子模块和所述下延时子模块打开相同数目的时延级；所述第一控制向量控制在老化预测模式下，所述上延时子模块打开的时延级数目不同于所述下延时子模块中打开的时延级数目。

具体实施例

连接在上延时子模块、下延时子模块上的所有可扫描触发器级联成一个环形移位寄存器。

在老化预测模式的初始状态时移入第一控制向量，第一控制向量为一个特定的two-hot code；在超速时延测试模式的第一状态时移入第二控制向量，第二控制向量为另一个特定的two-hot code。

在SCLK(扫描时钟)信号的控制下移入所述环形移位寄存器中。由于这个特定的two-hot code只有两位为1而其它位全部为0，因而使得各自连接在上延时子模块和下延时子模块的可扫描触发器中只有一个输出端为1而其它的触发器的输出端全部为0。所以，同一时刻上、下延时子模块中均只有一组堆叠的NMOS晶体管处于全部导通状态。而这组导通的堆叠晶体管所在的位置就决定了延时子模块中打开的时延级的数目。

在超速时延测试模式下，将第二控制向量移入所述环形移位寄存器中，移入的two-hot code打开上延时子模块111和下延时子模块112中相同数目的时延级。超速时延测试的测试时钟频率由上延时子模块111和下延时子模块112打开的时延级产生的延时信号之间的时延差决定。如果需要改变超速时延测试的测试时钟频率，则在SCLK信号的控制下将two-hot code左移或右移一位或若干位以便更改上延时子模块111和下延时子模块112中打开的时延级数目。更改了打开的时延级数目则更改了超速时延测试的测试时钟频率。

当所述系统进入老化预测模式前，控制信号SEL取高电平，此时一个特定的two-hot code在SCLK信号控制下被移入环形移位寄存器中。这个two-hotcode打开上延时子模块111和下延时子模块112中不同的时延级。在线电路老化预测的电路响应捕获区间的大小由上延时子模块111和下延时子模块112中打开的时延级产生的延时信号之间的时延差决定。当所述two-hot code全部移入环形移位寄存器后，SCLK变为低电平从而阻止SCLK信号被施加到下延时子模块112所连接的所有可扫描触发器的时钟输入端，同时将所有连接在上延时子模块111上的可扫描触发器级联成一个新的环形移位寄存器。因此，下延时子模块中打开的时延级数目将保持不变。如果需要改变在线电路老化预测的电路响应捕获区间的大小，则在SCLK信号的控制下对连接在上延时子模块111上的新的环形移位寄存器内存储的one-hot code，该one-hot code为先前的two-hot code的一部分，左移或右移一位或若干位，从而改变上延时子模块中打开的时延级数目。此时，两个延时子模块打开的时延级产生的延时信号之间的时延差决定了新的在线电路老化预测的电路响应捕获区间的大小。

每个时延级由一个或多个具有抗NBTI导致的电路老化能力的延时单元构成。具有抗NBTI导致的电路老化能力的延时单元通过在延时缓冲器上添加额外的控制晶体管来实现，所述控制晶体管根据所述控制信号使得所述延时单元在老化预测模式或超速时延测试模式下为延时缓冲器，在正常工作模式下处于抗NBTI导致的电路老化状态。

实施例中，具有抗NBTI导致的电路老化能力的延时单元通过向传统的延时缓冲器内添加额外的控制晶体管来避免运行时的NBTI效应导致的老化。

一实施例中延时单元的结构如图4所示，其中，CP1、CP2、CN1和CN2为控制晶体管。这四个晶体管在一个控制信号CNTL的控制下导通或关断。CNTL信号是通过将GSEN和SEL信号进行或-非操作后得到的。

延时缓冲器是图4两个反相器串联来组成。在图4中用虚线框指示的部分。

正常工作模式下，GSEN和SEL均为低电平从而使得CNTL变为高电平。这将关断CP1和CP2而导通CN1和CN2。CN1和CN2的导通使得节点k、OUT的电压为0，使得PMOS晶体管P1和P2的门极与源极的电压差均为0，即v_gs＝0。从而保证了P1和P2不受NBTI效应的影响。

在老化预测模式下，CNTL信号经由GSEN和SEL信号或-非后保持为低电平。CP1和CP2导通而CN1和CN2关断。此时，延时单元就像传统的延时缓冲器，由两个反相器组成，一样工作。

在老化预测模式下，因为CNTL信号始终为低电平，CP1和CP2相比较P1和P2会承受较大的NBTI效应导致的老化。但是在线电路老化预测操作的时间其实非常短暂，比如每一个或几个月进行一次，每次进行几秒或几十秒。因此，从芯片的整个服务生命期来看，CP1和CP2处于很短的应力施加期，相反却处于很长的恢复期(双功能电路闲置时CNTL为高电平)。因此，由于运行时的NBTI效应导致CP1和CP2的老化其实很小。

延时子模块110包括PMOS晶体管P1，时延级选择子模块120包括第一多路选择器、第二多路选择器、可扫描触发器和多组堆叠NMOS晶体管。

首先，NMOS晶体管不受NBTI效应的影响。而可扫描的触发器因为NBTI效应的影响会出现传播时延增加的情况。每次在老化预测模式或超速时延测试模式开始之前，第一控制向量或第二控制向量已经被完全移入这些可扫描的触发器中，而这些可扫描的触发器的输出信号也已经处于稳定状态。因此，NBTI效应对可扫描触发器所造成的老化并不会影响在线电路老化预测或超速时延测试操作。

对于用以触发跳变的PMOS晶体管P1，运行时的NBTI效应会造成它的老化。然而，每次需要在延时子模块的输出端产生下跳变时，PMOS晶体管P1均处于从导通到关断的状态。因而PMOS晶体管P1由于NBTI效应导致的老化并不会影响时钟信号生成模块生成时钟信号操作。

可编程时钟信号130生成子模块包括一个反向器和一个两输入或非门。

所述反相器的输入端与上延时子模块111的输出端相连，用于将所述上延时子模块111产生的第一下跳变信号转化为上跳变的激励加载时钟信号。

所述两输入或非门的第一输入端与所述下延时子模块112的输出端相连，第二输入端与所述反相器的输出端相连，用以将第一输入端和第二输入端的输入信号转化为响应捕获时钟信号。

由于上延时子模块111在正常工作模式时输出高电平，从而使所述反相器在电路处于闲置期间输入为高电平，因而不受NBTI导致的电路老化效应的影响。同样，由于所述下延时子模块112在正常工作模式时同样输出高电平，从而使所述两输入或非门的第一输入端在正常工作模式时保持高电平，在这种情况下，既使所述两输入或非门的第二输入端为低电平，由于晶体管的堆栈效应，所述或非门同样不受NBTI导致的电路老化效应的影响。

所述测试时钟信号生成子模块包括多个反相器、一个两输入或门和一个两输入与非门，用于将所述上下两个延时子模块产生的下跳变转化为两个具有特定时间间隔的上跳变测试时钟信号。所述特定的时间间隔由所述上下两个延时子模块中打开的时延级数目决定。

所述多个反相器串联，所述上延时子模块输出信号经所述多个反相器后输入所述两输入或门的一输入端，所述上延时子模块输出信号直接输入所述两输入或门的另一输入端；所述两输入或门的输出信号输入所述两输入与非门的一输入端，所述下延时子模块输出信号输入所述两输入与非门的另一输入端，所述两输入与非门输出所述测试时钟信号。

电路响应捕获模块300包括老化效应传感器和锁存器。

所述老化效应传感器，用于在当前模式为老化预测模式时，在捕获区间捕获目标电路的响应，并根据是否在捕获区间内出现信号跳变而产生相应的报警信号。

所述锁存器，用于锁存所述老化效应传感器产生的报警信号。

所述捕获区间的大小由所述激励加载时钟信号边缘和所述电路响应捕获时钟信号边缘之间的时延差决定。在老化预测模式下，时钟信号生成模块100根据第一控制向量动态改变所述激励加载时钟信号边缘和所述电路响应捕获时钟信号边缘之间的时延差，从而动态改变捕获区间的大小。

具体实施方式

所述老化效应传感器在老化预测工作模式下处于稳定状态和捕获状态；

所述老化效应传感器进一步用于根据所述响应捕获时钟信号在所述稳定状态和所述捕获状态间切换，在所述稳定状态下不捕获目标电路的响应，保持输出信号为低电平，在所述捕获状态下，在捕获区间内捕获电路的响应，如果在所述捕获区间内目标电路响应出现跳变，则将输出信号会由低电平变为高电平，以产生一个上跳变作为报警信号。

一实施例中电路响应捕获模块的结构如图5所示。

在正常工作模式下，由于时钟生成模块100内的下延时子模块112的输出信号LDL保持为高电平，CTRL信号保持为低电平。CTRL信号为低电平会导通PMOS晶体管P1和PMOS晶体管P2而关断NMOS晶体管N3和NMOS晶体管N4。在这种情况下，不管目标电路的响应信号D是否有跳变，电路响应捕获模块300中的或非门的输出信号报警信号ALERT始终为低电平。

在老化预测模式开始时，GSEN信号产生一个上跳变而SEL信号保持为低电平，这时，系统功能时钟FCLK被施加到时钟信号生成模块100的信号输入端并在延时一定的时间后产生两个时钟信号。其中，上延时子模块111产生的时钟信号ACLK通过时钟信号选择子模块210被施加到目标电路的系统时钟树上用以激发目标电路的操作。而下延时子模块112产生的时钟信号会在ACLK为低电平时将CTRL信号由初始的低电平翻转为高电平。这时，PMOS晶体管P1和PMOS晶体管P2关断而NMOS晶体管N3和NMOS晶体管N4导通。在这种情况下，如果目标电路的响应信号D出现跳变，电路响应捕获模块300中的或非门的输出信号ALERT会产生一个上跳变，这个上跳变信号即使用以预测电路老化情况的报警信号。此报警信号随后被电路响应捕获模块内的锁存器锁存以便进行后续处理。

当ACLK信号变回高电平时，CTRL信号也随之变回低电平。因而，CTRL信号维持高电平的时间即为在线电路老化预测的电路响应捕获区间的大小。

对于电路响应捕获模块300，同样要求它具备抗NBTI效应导致的电路老化能力。如图5所示，PMOS晶体管P1和PMOS晶体管P2由于NBTI效应导致的老化并不影响电路响应捕获模块的正常操作。因为每次在线电路老化预测操作开始之前，PMOS晶体管P1和PMOS晶体管P2已经由导通状态变为关断状态。

电路响应捕获模块300中的反相器和或非门会由于NBTI效应出现老化，从而使电路响应捕获模块产生一个延时的报警信号。但对于在老化预测模式下，只需要一个报警信号以确定目标电路的老化情况，这个报警信号是否被延时并影响预测结果。

本发明公开了一种实现老化预测和超速时延测试双功能的方法，包括：

步骤S100，根据控制信号确定所述系统的工作模式，所述工作模式包括，目标电路进行正常功能操作工作的正常工作模式，对目标电路进行在线电路老化预测的老化预测模式，以及对目标电路进行超速时延测试的超速时延测试模式。

步骤S200，在老化预测模式下，根据预设的第一控制向量生成可编程时钟信号，所述可编程的时钟信号分为激励加载时钟信号和响应捕获时钟信号；在超速时延测试模式下，根据预设的第二控制向量生成多个测试时钟信号；依据所述控制信号在所述可编程时钟信号、系统功能时钟信号和所述测试时钟信号中选择，将选择的信号输入到目标电路的系统时钟树，以进行对应的工作模式的操作。

步骤S300，在老化预测模式下，在捕获区间捕获目标电路的响应，并根据是否在捕获区间内出现信号跳变而产生相应的报警信号，所述捕获区间为系统功能时钟信号的周期减去激励加载时钟信号的边缘与所述响应捕获时钟信号的边缘之间的时延差的差值。

进一步的，所述超速时延测试模式包括第一状态和第二状态，

所述老化预测模式包括初始状态和工作状态，在操作过程中断电或需要改变捕获区间的大小时进入初始状态。

所述步骤S200进一步为，

步骤S210在当前模式为正常工作模式时，将系统功能时钟信号输入到目标电路的系统时钟树上；

步骤S220，在当前模式为老化预测模式的初始状态时，获取第一控制向量，当前模式为老化预测模式的工作状态时，将所述激励加载时钟信号输入到目标电路的系统时钟树上，根据所述第一控制向量生成可编程时钟信号；

步骤S230，在当前模式为超速时延测试模式的第一状态时，使预设的测试向量移入目标电路的扫描链，获取第二控制向量，在当前模式为超速时延测试模式的第二状态时，根据所述第二控制向量生成多个测试时钟信号，将所述测试时钟信号输入目标电路的系统时钟树上，以进行超速时延测试。

进一步的，所述步骤S220进一步为，

步骤S221，在当前模式为老化预测模式的初始状态时，通过扫描时钟信号移入第一控制向量；

步骤S222，在当前模式为老化预测模式的工作状态时，根据所述第二控制向量生成可编程时钟信号，将接收的所述激励加载时钟信号输入到目标电路的系统时钟树上；

所述步骤S230进一步为，

步骤S231，在当前模式为超速时延测试模式的第一状态时，将扫描时钟信号输入目标电路的系统时钟树上，以使所述测试向量移入目标电路的扫描链，移入所述第二控制向量；

步骤S232，在当前模式为超速时延测试模式的第二状态时，根据所述第二控制向量产生连续两个所述测试时钟信号，将所述测试时钟信号输入目标电路的系统时钟树上，以进行超速时延测试。

进一步的，所述根据第一控制向量生成可编程时钟信号进一步为，

步骤41，在老化预测模式下触发跳变，依据所述跳变产生第一下跳变信号和第二下跳变信号，根据移入的所述第一控制向量的控制位控制对所述第一下跳变信号和第二下跳变信号的时延，以使第一下跳变信号早于第二下跳变信号，依据时延后的第一下跳变信号和第二下跳变信号生成所述可编程时钟信号；

步骤42，在超速时延测试模式下触发跳变，依据所述跳变产生第一下跳变信号和第二下跳变信号，根据移入的所述第二控制向量的控制位控制对所述第一下跳变信号和第二下跳变信号的时延，以使第一下跳变信号早于第二下跳变信号，将时延后的第一下跳变信号和第二下跳变信号中下跳变转化为两个具有特定时间间隔的上跳变测试时钟信号；所述特定的时间间隔由所述第一下跳变信号和第二下跳变信号的时延决定。

进一步的，所述方法还包括：

步骤51，在需要改变所述捕获区间的大小时，对移入的所述第一控制信号进行移位；

步骤52，在需要改变所述多个测试时钟信号的间隔时，对移入的所述第二控制信号进行移位。

本领域的技术人员在不脱离权利要求书确定的本发明的精神和范围的条件下，还可以对以上内容进行各种各样的修改。因此本发明的范围并不仅限于以上的说明，而是由权利要求书的范围来确定的。