用纳米晶材料作为库仑岛的纳米电子器件及其制作方法

摘要

本发明公开了一种用纳米晶材料作为库仑岛的纳米电子器件及其制作方法。在衬底上制作一对纳米电极，在一对纳米电极之间生长纳米晶材料，纳米电极作为器件的源和漏，纳米晶作为库仑岛，库仑岛上生长的绝缘介质作为栅介质，绝缘介质上的电极作为栅电极。该纳米电子器件及其制作方法具有简单、稳定可靠、工艺步骤少、与传统CMOS工艺兼容的优点。

说明书

技术领域

本发明属于微电子技术领域，涉及纳米电子器件及纳米加工技术，特别是一种用纳米晶材料作为库仑岛的纳米电子器件及其制作方法。

背景技术

以互补性金属-氧化物-半导体(CMOS)器件为主流技术的集成电路一直遵循着摩尔定律迅速发展，在2004年集成电路已进入90纳米技术节点。随着特征尺寸进入到纳米级，传统的CMOS技术面临着越来越严重的挑战，因此，基于新原理的纳米电子器件成为研究的热点。

单电子晶体管是一种典型的纳米电子器件，具有尺寸小、速度快、功耗低、可大规模集成等优点，而且具有十分广阔的应用前景，如可用来制作单电子存储器、单电子逻辑电路、电流标准、电阻标准、温度标准、超灵敏静电计、微波或红外探测器等。因此，单电子晶体管已经成为未来替代MOS晶体管的重要侯选器件之一。

一般情况下，单电子晶体管由一个库仑岛结构构成。如图1所示，图1为库仑岛结构的示意图。库仑岛结构包括源101、漏102、库仑岛103、隧道结104和隧道结105，还可以进一步包括侧栅106和侧栅107，其核心部分是库仑岛103、隧道结104和隧道结105。库仑岛103由极微小金属或半导体量子点颗粒构成，它在某一方向上分别通过两侧的隧道结104和105与源101、漏102相连接。源101和漏102位于库仑岛103的两侧。隧道结104和105一般由绝缘层、异质结势垒、以及由界而态或外加电压等引起的势场构成。栅起到调节岛的电化学势从而控制岛中的电子数的作用。源101、漏102、侧栅106和107一般由金属或掺杂半导体构成，与外部连接。

单电子晶体管要正常工作必须满足库仑岛的充电能大于热能的条件，即e²/2C＞＞k_BT，其中k_B为玻尔兹曼常数，因此必须通过降低岛的电容C来提高单电子晶体管的工作温度T，这样就必须通过尽量缩小隧道结面积特别是库仑岛尺寸来实现。因此，如何获得小尺寸的库仑岛结构是制作高温甚至常温单电子器件的关键。

目前，在制作单电子晶体管的库仑岛结构时大多采用电子束光刻和刻蚀直接加工或进一步利用氧化方法获得和减小库仑岛的尺寸，但用这种方法制备的器件的工作温度不高，而且一般都存在制作工艺复杂、制作成本高等缺点。

发明内容

(一)要解决的技术问题

针对上述现有技术存在的不足，本发明的一个目的在于提供一种用纳米晶材料作为库仑岛的纳米电子器件，以简化器件结构，提高可靠性及与传统CMOS工艺的兼容性。

本发明的另一个目的在于提供一种用纳米晶材料作为库仑岛的纳米电子器件的制作方法，以简化制作工艺、降低制作成本和提高制作效率。

(二)技术方案

为达到上述目的的一个方面，本发明提供了一种用纳米晶材料作为库仑岛的纳米电子器件，该纳米电子器件由源、漏、栅、库仑岛、栅介质构成，利用衬底上的一对纳米电极作为源和漏电极，利用纳米电极之间的纳米晶作为库仑岛，利用纳米电极上生长的绝缘介质作为栅介质，利用绝缘介质上生长的电极作为栅电极。

上述方案中，所述衬底为平整、洁净的绝缘衬底，包括SiO₂、Si₃N₄、A1₂O₃、MgO、CaO和聚酰亚胺中的一种，或者为平整、洁净的本征半导体衬底，包括Si、Ge、GaAs、GaN、GaSb、GaP、AlAs、InAs、InP、InSb、SiC、ZnO、ZnS、CdS、CdTe和金刚石中的一种。

上述方案中，所述纳米电极的间距为5纳米至100纳米，纳米电极的厚度为20纳米至50纳米，纳米电极的材料为Al、Pt、Au、Ag、W、Ti、Cr和ITO中的一种。

上述方案中，所述纳米晶的材料为Si、Ni、Cu、Al、Pt、Au、Ag、W、Ti、Cr和WTi中的一种，纳米晶的直径为2至20纳米。

上述方案中，所述生长的绝缘介质为SiO₂、Si₃N₄、HfO₂、HfAlO和HfSiON中的一种，厚度为5至20纳米。

上述方案中，所述栅电极材料为多晶硅、TaN和IrO₂中的一种，栅电极的厚度为20至100纳米。

为达到上述目的的另一个方面，本发明提供了一种用纳米晶材料作为库仑岛的纳米电子器件的制作方法，该方法包括：

在绝缘衬底上制备金属纳米电极；

在金属纳米电极之间生长一层纳米薄膜，然后退火形成纳米晶材料；

在库仑岛上生长绝缘介质作为栅介质，在绝缘介质上生长栅电极。

上述方案中，所述在绝缘衬底上制备金属纳米电极的步骤中，是采用电子束光刻、金属淀积和剥离工艺实现的。

上述方案中，所述在金属纳米电极之间生长一层纳米薄膜的步骤中，是在纳米电极之间利用溅射、蒸发、原子层沉积方法中的一种生长一层厚度为1纳米至3纳米的Si、Ni、Cu、Al、Pt、Au、Ag、W、Ti、Cr、WTi薄膜中的一种。

上述方案中，所述退火形成纳米晶材料，是在氮气中在600℃至1300℃温度下退火10秒至30秒形成纳米晶材料。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、利用本发明，通过一对纳米电极作为源和漏电极，利用生长的纳米晶作为库仑岛，从而使器件结构简单、与传统CMOS工艺兼容性好。

2、利用本发明提供的制作用纳米晶材料作为库仑岛的纳米电子器件的方法，大大简化了制作工艺，降低了制作成本，提高了制作效率，非常有利于本发明的广泛推广和应用。

3、本发明采用的电子束光刻技术是一种有效的纳米加工手段，具有纳米级的分辨率，特别是在原子序数相对较小的衬底上，分辨率更高。本发明利用电子束光刻技术制备出的纳米电极的间距具有纳米尺度，最小可达到5纳米，非常适合于制作纳米电子器件。

4、本发明采用生长的纳米晶颗粒作为库仑岛，直径很小，最小可以达到2纳米，从而提高了纳米电子器件的工作温度。

附图说明

图1是现有技术中库仑岛的结构示意图；

图2是本发明提供的用纳米晶材料作为库仑岛的纳米电子器件的制作方法流程图；

图3至图11是依照本发明实施例制作用纳米晶材料作为库仑岛的纳米电子器件的工艺流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

如图2所示，图2是本发明提供的用纳米晶材料作为库仑岛的纳米电子器件的制作方法流程图，该方法包括：

步骤201：采用电子束光刻、金属淀积和剥离工艺在绝缘衬底上制备金属纳米电极；

步骤202：在纳米电极之间利用溅射、蒸发、原子层沉积方法中的一种生长一层厚度为1纳米至3纳米的Si、Ni、Cu、Al、Pt、Au、Ag、W、Ti、Cr、WTi薄膜中的一种，然后在氮气中在600℃至1300℃温度下退火10秒至30秒形成纳米晶材料；

步骤203：在库仑岛上生长绝缘介质作为栅介质，在绝缘介质上生长栅电极。

图3至图11示出了依照本发明实施例制作用纳米晶材料作为库仑岛的纳米电子器件的工艺流程图。需要说明的是，本发明提供优选实施例，但不应该被认为仅限于再次阐述的实施例。在图中，为了清楚放大了层和区域的厚度，但作为示意图不应该被认为严格反应了几何尺寸的比例关系。

如图3所示，在表面平整、洁净的绝缘衬底1上用匀胶机涂敷一层厚度为100纳米至500纳米的高分辨正性电子抗蚀剂2，如PMMA、ZEP520、KRS、UV-III、P(SI-CMS)等。然后对上述涂敷好的电子抗蚀剂2采用烘箱或热板进行一定时间和一定温度的前烘。

如图4所示，对正性抗蚀剂2的区域3和区域4进行电子束直写曝光，区域5、6不曝光。区域3和区域4的间隔即未曝光的区域5的宽度为5至100纳米。电子束曝光的加速电压为50或100KeV，电子束流小于或等于500pA。采用KRS、UV-III这两种化学放大抗蚀剂时还需在曝光后在显影前采取后烘步骤。

如图5所示，对曝光过的正性抗蚀剂进行显影和定影，去除曝光区域的电子抗蚀剂，形成用于淀积电极材料薄膜的抗蚀剂掩模9、10。显影后得到凹槽图形7、8。

如图6所示，采用蒸发或溅射方法沉积Al、Pt、Au、Ag、W、Ti、Cr、ITO等导电的电极材料薄膜11、12、13，电极薄膜11、12、13的厚度低于电子抗蚀剂掩模9、10的厚度，电极薄膜不连续，一部分(13)沉积于电子抗蚀剂掩模9、10之上，另一部分(11、12)沉积于绝缘介质1之上，形成所需的纳米电极11、12。

如图7所示，采用丙酮浸泡、超声剥离抗蚀剂掩模9、10及其上方的金属电极薄膜13，完成在绝缘介质1上的间隔仅为5纳米至100纳米的纳米电极11、12的制备。图8为纳米电极11、12的顶视图，电极尖端的宽度为5纳米至100纳米。

如图9所示，利用溅射、蒸发、原子层沉积等方法生长一层厚度为1纳米至3纳米的Si、Ni、Cu、Al、Pt、Au、Ag、W、Ti、Cr、WTi薄膜，并对上述生长的薄膜在氮气中在600℃至1300℃温度下退火10秒至30秒形成纳米晶材料14，其中位于纳米电极11、12之间的纳米晶颗粒15用作库仑岛。

如图10所示，利用化学气相沉积、溅射、原子层沉积等方法在库仑岛15之上生长SiO₂、Si₃N₄、HfO₂、HfAlO、HfSiON等绝缘栅介质16，栅介质的厚度为5纳米至20纳米。

如图11所示，利用化学气相沉积、溅射、原子层沉积等方法在绝缘栅介质16之上生长多晶硅、TaN、IrO₂等栅电极17，栅电极17的厚度为20纳米至100纳米。

下面以使用ZEP520正性电子抗蚀剂、蒸发Cr/Au双层金属电极薄膜为例，再次结合图3至图11进一步说明本发明的详细工艺方法和步骤，其中：

如图3所示，在二氧化硅绝缘衬底1上用匀胶机涂敷单层ZEP520正性电子抗蚀剂2，涂敷转速为2000rpm，涂敷时间为60秒，抗蚀剂厚度为485纳米。然后用烘箱在180℃下前烘20分钟。

如图4所示，对ZEP520抗蚀剂2的区域3和区域4进行电子束直写曝光，区域5、6不曝光。区域3和区域4的宽度为350纳米，区域3和区域4的间隔即未曝光的区域5的宽度为50纳米。电子束曝光可采用JEOLJBX-6300FS电子束光刻系统，加速电压为100KeV，电子束流为500pA，曝光剂量为170μC/cm²。

如图5所示，用乙酸戊酯显影液显影2分钟，立即用甲基异丁基酮(MIBK)定影液定影15秒，形成电极材料薄膜淀积的抗蚀剂掩模9、10。显影、定影后得到凹槽图形7、8。

如图6所示，蒸发50纳米厚的Cr/Au金属电极材料薄膜11、12、13，其中Au层较厚，主要利用其良好的导电性；Cr层较薄，起增强Au与SiO₂介质的粘附性的作用。Cr/Au总厚度低于ZEP520抗蚀剂掩模9、10的厚度，Cr/Au薄膜不连续，一部分Cr/Au薄膜(13)沉积于ZEP520抗蚀剂掩模9、10之上，另一部分沉积于SiO₂衬底1之上，形成所需的Cr/Au纳米电极11、12。

如图7所示，采用丙酮浸泡、超声剥离ZEP520抗蚀剂掩模9、10及其之上的Cr/Au金属电极薄膜13，完成在绝缘介质1上的Cr/Au纳米电极11、12的制备。图8为Cr/Au纳米电极11、12的顶视图，电极尖端的宽度小于100纳米，纳米电极的间隔小于100纳米。

如图9所示，利用电子束蒸发方法沉积一层厚度为2纳米的Au薄膜，并对生长的Au薄膜在氮气中在900℃温度下退火10秒，在SiO₂绝缘衬底1表面上形成Au纳米晶材料14，其中位于纳米电极11、12之间的Au纳米晶颗粒15用作库仑岛。

如图10所示，利用原子层沉积方法在库仑岛15之上生长一层HfSiON绝缘栅介质16，栅介质16的厚度为10纳米。

如图11所示，利用溅射方法在栅介质16之上生长TaN栅电极17，栅电极17的厚度为60纳米。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。