一种基带处理器和基带处理方法

摘要

本发明实施例公开了一种基带处理器，包括导频插入模块，用于，将OFDM系统中经过调制得到的复数数据映射到子载波上，并插入导频符号和0值，得到串行传输数据；FFT数据处理模块，用于，读取所述串行传输数据，进行串并转换及并行运算后，输出运算结果，并在数据输出的同时接收未处理串行传输数据；所述FFT数据处理模块采用串并行结合的数据处理方式，在数据输出的同时接收未处理串行传输数据，保持连续数据处理模式，使得基带处理器的模块适应OFDM物理层的高速传输速度的要求并克服了现有技术中进行FFT运算的电路规模大和数据处理速度慢的缺点。

说明书

技术领域

本发明涉及通信技术领域，更具体地说，涉及一种基带处理器和基带处理方法。

背景技术

FFT是DFT(离散傅里叶变换)的高效算法。实现FFT主要有算法和Winograd算法等。对于2n点的FFT，由Cooley-Tukey算法可导出DIT(时域抽取法)和DIF(频域抽取法)两种算法。其中，DIF中的基2-FFT算法的基本思想是将较大点数的DFT分解为若干小点数的DFT的组合，使整个DFT的计算过程变为一系列迭代运算过程。

硬件实现FFT的硬件基本构成为如图1所示：基2蝶形处理器、存储单元和控制模块，其中，RAM(随机存储器)用来存储输入数据、运算过程中的中间结果以及运算完成后的数据，ROM(只读存储器)用来存储旋转因子表，蝶形处理器为基2蝶形运算单元，控制模块用于产生控制时序及地址信号，用以控制中间运算过程及最后输出结果。

硬件实现FFT通常有两种方法：第一种是并行运算，能够对很高的数据采用率进行运算，但其硬件规模极大，当在FPGA(Field Programmable Gate Array现场可编程门阵列)上要实现较大点数的FFT时较为困难；

另一种方法是串行方法采用一个蝶形处理器完成运算，使用的逻辑资源较少，但运算速度较慢。

现有的基带处理器通常采取上述硬件实现FFT的运算，基带处理的速度受到影响，不能满足高速处理数据的要求。

近年来，宽带无线接入技术的发展极为迅速，其中又以OFDM系统最引人注目。OFDM(正交频分复用)是一种无线环境下的高速传输技术，适合在多径传播和多普勒频移的无线移动信道中传输高速数据。它能有效对抗多径效应，消除符号间干扰，对抗频率选择性衰落，而且信道利用率高。

发明内容

有鉴于此，本发明提供一种基带处理器和基带处理方法，以实现在OFDM系统中实现高速基带处理。

一种基带处理器，包括：

导频插入模块，用于，将OFDM系统中经过调制得到的复数数据映射到子载波上，并插入导频符号和0值，得到串行传输数据；

FFT数据处理模块，用于，读取所述串行传输数据，进行串并转换及并行运算后，输出运算结果，并在数据输出的同时接收未处理串行传输数据。

优选地，所述FFT数据处理模块包括蝶形数据预处理模块、蝶形计算模块、存储模块和控制模块，其中：

所述蝶形数据预处理模块，用于，将所述串行传输数据进行串并转换，得到并行数据；

所述蝶形计算模块，用于，读取并行数据，并在存储模块的配合下按照预设算法进行蝶形运算，在数据输出的同时接收未处理并行传输数据；

所述存储模块，用于，在所述控制模块的控制下，存储并行数据以及配合所述蝶形计算单元进行蝶形运算；

所述控制模块：用于，控制存储模块接收所述蝶形数据预处理模块输出的并行数据，以及选择基4和基2的混合蝶形运算算法作为预设算法；

优选地，所述蝶形数据预处理模块包括地址生成模块和并行数据存储转接器，其中：

所述地址生成模块用于：根据预设地址算法为所述并行数据存储转接器处理后的并行数据分配地址；

所述并行数据存储转接器用于：计算所述接收到的串行数据，并进行并行转换，将所述并行数据经按照预设算法分组，对应所分配的地址并存储在所述存储模块的不同存储器中。

优选地，所述基带处理器还包括反转存储器，所述反转存储器与所述控制模块连接，用于对所述蝶形计算模块处理后的数据根据预设算法进行反转。

优选地，所述基带处理器还包括：循环前缀模块，用于，接收经FFT数据处理模块处理后所述OFDM符号并在所述符号间插入保护间隔，并将所述OFDM符号后的数据复制到保护间隔内；

所述循环前缀模块中所述保护间隔大于信道最大时延扩展。

一种基带处理方法，包括：

步骤A：OFDM系统中经过处理的复数数据，映射到子载波上，并插入0值和导频符号；

步骤B：将步骤A处理得到的串行数据进行串并转换及并行运算后，输出运算结果，并在数据输出的同时接收未处理串行传输数据；

优选地，所述步骤B具体实现为：

将步骤A处理后的数据转换为并行数据并存储；

读取并行数据，并按照预设算法进行蝶形运算，在数据输出的同时接收未处理并行传输数据；

所述并行运算具体为：基于OFDM系统的基4和基2的混合蝶形运算。

优选地，所述步骤B具体实现为：

计算所述接收到的串行数据，并进行并行转换；

根据预设地址算法为所述并行数据分配地址；

将所述并行数据经按照预设算法分组，对应所分配的地址并存储；

读取存储数据，并按照预设算法进行蝶形运算，在数据输出的同时接收未处理并行传输数据。

优选地，所述步骤B还包括，将所述并行输出的数据进行反转。

优选地，所述方法还包括步骤C：接收经步骤B处理后所述OFDM符号并在所述符号间插入保护间隔，并将所述OFDM符号后的数据复制到保护间隔内。

从上述的技术方案可以看出，本发明实施例是基于具有高效率频谱的OFDM物理层的基带处理器，由于OFDM是一种在无线环境下的高速传输技术，信道利用率高，所述FFT数据处理模块采用串并行结合的数据处理方式，在数据输出的同时接收未处理串行传输数据，保持连续不间断的数据处理模式，使得基带处理器的模块适应OFDM物理层的高速传输速度的要求并克服了现有技术中进行FFT运算的电路规模大和数据处理速度慢的缺点；同时，在每个经处理后的符号之间插入保护间隔及插入循环前缀，减少符号间干扰ISI和信道间干扰ICI，保证了子载波的正交性，提高了数据传输的安全性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术进行FFT处理的基带处理器的结构示意图；

图2为本发明实施例中公开的基带处理器的模块结构示意图；

图3为本发明又一实施例的导频插入模块的结构示意图；

图4为本发明又一实施例的FFT数据处理模块的结构示意图；

图5a为本发明又一实施例的蝶形数据预处理模块与蝶形计算模块连接方式结构示意图；

图5b为本发明又一实施例的蝶形计算模块的结构示意图；

图5c为本发明又一实施例的蝶形计算模块的结构示意图；

图6为本发明又一实施例的蝶形数据预处理模块的结构示意图；

图7为本发明又一实施例的一种存储模块的结构示意图；

图8为本发明又一实施例的基带处理器的结构示意图；

图9为本发明又一实施例的基带处理器的结构示意图；

图10为本发明实施例中公开的基带处理方法流程图；

图11为本发明又一实施例中公开的基带处理方法的流程图；

图12为本发明又一实施例中公开的基带处理方法的流程图；

图13为本发明又一实施例中公开的基带处理方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种基带处理器，以实现FFT的高速运算和数据的实时处理。

本发明的发明总构思在于：在OFDM系统中，首先对需传输的数据在进行加扰、卷积编码和交织处理后通过映射转换为复数；所述复数进行分组，每组1600个复数，并使各组复数对应一个OFDM符号(以上为对需传输数据的预处理)；将所述OFDM符号映射到个子载波上，并插入导频信号后，经过串并转换处理、蝶形运算及加入循环前缀，从而完成了本发明的发明目的。

图2示出了基带处理器的总体结构，包括预处理模块201，导频插入模块202、FFT数据处理模块203、循环前缀模块204，其中：

所述预处理模块201：用于对需传输的数据在进行加扰、卷积编码和交织处理后通过映射转换为复数；

所述复数进行分组，每组1600个复数，并使各组复数对应一个OFDM符号；

所述导频插入模块202：将OFDM系统中经过调制得到的复数数据映射到子载波上，并插入导频符号和0值，得到串行传输数据；

所述FFT数据处理模块203：读取所述所述串行传输数据，进行串并转换及并行运算后，输出运算结果，并在数据输出的同时接收未处理串行传输数据；

图中还示出了：

循环前缀模块204：接收经FFT数据处理模块处理后所述OFDM符号并在所述符号间插入保护间隔，并将所述OFDM符号后的数据复制到保护间隔内。

本实施例是基于具有高效率频谱的OFDM物理层的基带处理器，由于OFDM是一种在无线环境下的高速传输技术，信道利用率高，所述FFT数据处理模块采用串并行结合的数据处理方式，在数据输出的同时接收未处理串行传输数据，保持连续不间断的数据处理模式，因而，使得基带处理器的模块适应OFDM物理层的高速传输速度的要求并克服了现有技术中进行FFT运算的电路规模大和数据处理速度慢的缺点；同时，在每个经处理后的符号之间插入保护间隔及插入循环前缀，减少符号间干扰ISI和信道间干扰ICI，保证了子载波的正交性，提高了数据传输的安全性。

图3示出了实施例一中公开的一种导频插入模块的结构示意图，包括先进先出缓存器FIFO301、导频分量模块302和复用器303：

所述导频插入模块具体插入导频的过程为：

专用的协议使用1607个子载波传输数据，在这些子载波的号码中，-63，一21，一7，0，7，21和63被跳过，用作插入导频符号。剩下的441个子载波使用dc值，也就是0，端口输入数据为X0，X1，......Xn。

将这些数据按照1600分组，用数组Yi表示为：

Y0＝{X0 X1。。。。。。X1599}；

插入导频符号，使用的模块为图3中的导频分量模块302，导频符号是直流量，数学表达为：

Y0＝{X0 X1。。。0，X200。。。0 X400。。。0 X600。。。0 X799。。。0 X1000 0 X1200。。。0 X1400。。。X1600}。

剩下的441个子载波使用dc值0

Y0＝{X0 X1。。。0，X200。。。0 X400。。。0 X600。。。0 X799。。。0X1000 0 X1200。。。0 X1400。。。X1600 0000。。。0}。

                                            ------------------

                                                    合计441个

这样整个数组合计有2048个数据，为2的10次方，极大的方便了数据传输，符合在OFDM物理层中进行高速率数据传输的需求。

以上本实施例中，为了让前段预处理模块可以连续输入，并避免因插入dc值和导频符号而终止，采用深度为32的FIFO缓存器301缓存数据，另外图中所示复用器303用于缓存器301提取数据并提供导频插入的场所，并将处理后的数据传输给FFT数据处理模块。

以上实施例所提供的将复数映射到子载波的过程保证系统的子载波频谱集中，从而系统占用的频谱带宽尽可能窄，因此节约了频谱资源，提高了处理速度。

在具体说明FFT数据处理模块之前，应当明确的是：

本发明对于N＝4点的FFT的频率抽取算法：

$X\left(4k\right)=\underset{n=0}{\overset{N/4-1}{\Sigma }}[x\left(n\right)+x(n+N/4)+x(n+N/2)+x(n+N3/4)]W_{N/4}^{\mathrm{nk}};$

$X(4k+1)=\underset{n=0}{\overset{N/4-1}{\Sigma }}[x\left(n\right)-\mathrm{jx}(n+N/4)-x(n+N/2)+\mathrm{jx}(n+N3/4)]W_{N/4}^{\mathrm{nk}}{W}_N^n;$

$X(4k+2)=\underset{n=0}{\overset{N/4-1}{\Sigma }}[x\left(n\right)-x(n+N/4)-x(n+N/2)-x(n+N3/4)]W_{N/4}^{\mathrm{nk}}{W}_N^{2n};$

$X(4k+3)=\underset{n=0}{\overset{N/4-1}{\Sigma }}[x\left(n\right)+\mathrm{jx}(n+N/4)-x(n+N/2)+\mathrm{jx}(n+N3/4)]W_{N/4}^{\mathrm{nk}}{W}_N^{3n}.$

以上算法是基于本发明的发明构思，克服了一般的离散傅里叶变换采用的流水线模式的时延长的缺点，实现了高速处理数据，适应了OFDM传输系统的数据处理速度要求。

图4示出了FFT数据处理模块的结构，包括：蝶形数据预处理模块401、蝶形计算模块403、控制模块404和存储模块402，其中：

蝶形数据预处理模块401：将经过导频插入模块处理后的串行数据变为四路并行的数据；

将所述并行数据经过所述控制模块404控制进入所述存储模块402；

蝶形计算模块403从存储器中读取的数据经过蝶形数据预处理模块，并以一定顺序连接到模块402的4个输入端，如图5a所述，有4种不同的转接方式与所述蝶形计算模块403进行连接。

所述蝶形计算模块403：在本发明中，所述蝶形计算模块为计算复用单元，在控制模块404的控制下进行基4与基2的混合运算，所述具体基4与基2的混合运算可以通过图5b的示意图实现：

本发明通过图5c所示的基带处理器作为例子进行阐述：x为输入数据，X为输出数据，radix一2为基4/2选择控制，除最后一级为基2运算外其他各级为基4运算，change为数据交换控制，第2级及其以后各级需要进行将X(1)和X(2)交换。所述蝶形计算模块主要由3个复数乘法和8个复数加法；

另外，需要说明的是，在硬件方面，由于3个复数乘法器会占用太多的资源，如果充分利用模块内的寄存器，以较高时钟流水方式(3倍时钟)计算，可以用一个复数乘法器和6个实数加法器实现蝶形运算；

在电路设计中主要是乘法器占用较多的逻辑资源，因此可以考虑乘法器的复用，以2倍的输入数据时钟进行时分复用，最终可以做到采用6个实数乘法器和8个实数加法器实现基4/2复用模块。

需要说明的是，所述蝶形计算模块403接收所述存储模块402输出的蝶形数据，在处理蝶形数据后输出数据的同时，进行未经处理的并行数据输入，保持连续的数据处理。

存储模块402：用于接收并进行所述蝶形数据预处理模块的数据，储存蝶形数据并配合所述蝶形数据计算模块进行蝶形数据处理；

控制模块404：用于控制存储模块接收所述蝶形数据预处理模块401的预处理数据，以及控制所述蝶形计算模块选择进行基4和基2的混合运算。

由以上实施例，所述蝶形数据预处理模块的优点是：保证蝶形计算模块每次计算所需要读取的数据分布在不同的存储器中，从而实现地址无冲突并行读取；蝶形处理模块配合所述4输出和4输入的存储模块，一次处理数据在一个时钟周期内即可完成。

图6示出了蝶形数据预处理模块的结构示意图，包括并行数据存储器601和地址生成模块602，所述蝶形数据预处理模块的具体工作过程为：

由于蝶形计算模块403需从所述存储模块402中读出和写入数据，为了使存储模块402数量最小化，采用的是同址运算，如式：(n)＝k₀+k₁*4+......+k_p-1*4^p-1＝(k，k₁...k_p-1)₄；设w为4进制位数的代数和，即$w=\underset{i=0}{\overset{p-1}{\Sigma }}{k}_i,$然后取4的余数，余数的取值范围为(0，1，2，3)分别对应四个不同的存储器，举例说明，数据的索引号为12，(12)＝(030)₄，则此数据的系数代数和对4的余数为3，存入余数为3对应的存储器。

对于N＝4点的FFT，采用一个log 2位的计数器来生成地址，可以划分为两个计数器。高位作为级数计数器i，(i最大值为P-1)。低位作为蝶形运算计数器j(j最大值为N/4-1)。counter＝i*4(P-1)+j。记RCL[X，M]为x(二进制表示)循环左移M位。例如RCL[12，2]＝3。设蝶形计算模块并行读出的4个数据地址标号分别为add0，add1，add2，add3。其中add0：n，add1＝n+4(P-8-1)。则地址可由如下公式生成：add0＝RCL[4j+0，2i]，add1＝RCL[4j+1，2i]，add2＝RCL[4j+2，2i]，add 3＝RCL[4j+3，2i]。

图7示出了一种存储模块的结构示意图，包括两个N字存储器，分别为第一存储器701和第二存储器702，以及数据选择器703，其中：两个N字存储器通过数据选择器是双端口存储器，进行乒乓操作，即当第一存储器作为输入输出时，第二存储器作为FFT蝶形原位运算，也就是说，在完成蝶形数据输出的同时写入新的数据，具体的工作过程如下：

由以上的实施例可知，所述存储模块采用了分块存储器结构，在所述数据选择器控制下能够实现各块之间的分离存取，输入输出持续处理提高了计算速度，符合本发明提高基带处理器数据处理速度的要求。

结合上述图1-图7的相应描述。图8示出了存储器为两个N字存储器的基带处理器的系统结构，包括：蝶形数据预处理模块801、两个N字存储模块802、控制模块803和蝶形计算模块804。

图9示出了存储器为一种2N字存储器的基带处理器的系统结构，包括：蝶形数据预处理模块901、2N字存储模块902、控制模块903和蝶形计算模块904和旋转因子存储器905。所述2N字存储器902实现输入输出的持续处理，单独实现存储模块功能，采用本方案时，需将经过存储器处理的输出数据进行对称反转，在图8基础上加设旋转因子存储器，结合旋转因子表进行反转，具体反转过程如下：

当2N字存储器2ⁿ点n为偶数时，输出数据为对称反转形式如图3(a)所示；当n为奇数时，如图3(b)所示的2ⁿ(n为奇数)点FFT的对称反转形式，输出为对称反转次序，从而通过以正常顺序和对称反转次序轮流输入数据实现数据的连续同时输入输出处理。

图3(a)2ⁿ(n为偶数)基4算法FFT的对称反转输出：

  n-1  n-2  n-3  n-4......3  2  1  0  1  0  3  2......n-3 n-4  n-1  n-2

图3(b)2ⁿ(n为奇数)混合基FFT的对称反转输出：

  n-1  n-2  n-3  n-4......3  2  1  0  1  0  2  3......n-4 n-3  n-1  n-2

图10示出了一种基带处理方法，包括以下步骤：

步骤1001：OFDM系统中经过处理的复数数据，映射到子载波上，按顺序插入0值和导频符号；

步骤1002：将步骤A处理得到的串行数据进行串并转换和并行运算后，输出运算结果，并在数据输出的同时接收未处理串行传输数据；

步骤1003：接收经步骤1002处理后所述OFDM符号并在所述符号间插入保护间隔，并将所述OFDM符号后的数据复制到保护间隔内。

图11示出了又一实施例的基带处理方法，包括以下步骤：

步骤1101：OFDM系统中经过处理的复数数据，映射到子载波上，按顺序插入0值和导频符号；

步骤1102：将步骤A处理后的数据转换为并行数据并存储；

步骤1103：读取并行数据，并按照预设算法进行蝶形运算，在数据输出的同时接收未处理并行传输数据；

步骤1104：接收经步骤1103处理后所述OFDM符号并在所述符号间插入保护间隔，并将所述OFDM符号后的数据复制到保护间隔内。

图12示出了又一实施例的基带处理方法，包括以下步骤；

步骤1201：OFDM系统中经过处理的复数数据，映射到子载波上，按顺序插入0值和导频符号；

步骤1202：根据预设地址算法为经过串并转换的数据数据分配地址；

步骤1203：所述并行数据经按照预设算法分组，对应所分配的地址并存储在所述存储模块的不同存储器中；

步骤1204：读取并行数据，并按照预设算法进行蝶形运算，在数据输出的同时接收未处理并行传输数据；

步骤1205：接收经步骤1204处理后所述OFDM符号并在所述符号间插入保护间隔，并将所述OFDM符号后的数据复制到保护间隔内。

图13示出了又一实施例的基带处理方法，包括以下步骤：

步骤1301：OFDM系统中经过处理的复数数据，映射到子载波上，按顺序插入0值和导频符号；

步骤1302：根据预设地址算法为经过串并转换的数据数据分配地址；

步骤1303：所述并行数据经按照预设算法分组，对应所分配的地址并存储在所述存储模块的不同存储器中；

步骤1304：读取并行数据，并按照预设算法进行蝶形运算，在数据输出的同时接收未处理并行传输数据；

步骤1305：对所述蝶形计算模块处理后的数据根据预设算法进行反转；

步骤1306：接收经步骤1305处理后的所述OFDM符号并在所述符号间插入保护间隔，并将所述OFDM符号后的数据复制到保护间隔内。

本发明公开的基带处理器包括循环前缀模块的设计：

为了尽可能的减少符号间干扰ISI，在每个符号之间插入保护间隔，所述保护间隔要大于信道的最大时延扩展。

在这段保护时间内，可以不插入任何信号，即一段空闲传输时间，然而，由于多径传播的影响，会产生信道间干扰(ICI)，即子载波之间的正交性遭到破坏。

为了消除多径传播造成的ICI，需要把OFDM符号后的数据复制导保护间隔内，即插入循环前缀。

上述实施例中，采用旋转因子存储器减少块浮点等数据的缩放流程，实现性能好，电路资源少。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。