一种对于临界电压变异有免疫效果的电流源及其产生方法

摘要

本发明涉及一种对于临界电压变异有免疫效果的电流源，其提升该电流源中金属氧化物半导体晶体管的栅极与源极间的电压差或增加该金属氧化物半导体晶体管的通道长度以使所产生的参考电流源能够固定。本发明亦公开一种对于临界电压变异有免疫效果的电流产生方法。

说明书

技术领域

本发明涉及一种对于临界电压变异有免疫效果的电流源，特别是有关一种通过提升电流源的栅极与源极间的电压差以降低临界电压对电流大小影响的电流源。

背景技术

请参考图1。图1为一公知的电流镜的示意图。如图所示，P型金属氧化物半导体晶体管(P-type Metal Oxide Semiconductor，PMOS)Q_P1的栅极(控制端)用以接收一控制电压V_G、P型金属氧化物半导体晶体管Q_P1的源极(第一端)耦接于一偏压源V_DD、P型金属氧化物半导体晶体管Q_P1的漏极(第二端)用以输出电流I₁；P型金属氧化物半导体晶体管Q_P2的栅极(控制端)用以接收控制电压V_G、P型金属氧化物半导体晶体管Q_P2的源极(第一端)耦接于偏压源V_DD、P型金属氧化物半导体晶体管Q_P2的漏极(第二端)用以输出电流I₂。一般电流镜的使用方法为将控制电压V_G对P型金属氧化物半导体晶体管Q_P1偏压以产生参考电流源I₁，再利用P型金属氧化物半导体晶体管Q_P1与P型金属氧化物半导体晶体管Q_P2的通道长宽比的比例(W/L)，产生出等比例的电流I₂。例如，若P型金属氧化物半导体晶体管Q_P1的通道长宽比(W₁/L₁)为1、P型金属氧化物半导体晶体管Q_P2的通道长宽比(W₂/L₂)为2，则在参考电流源I₁为1安培(amp)时，所产生的电流I₂应为2安培。

而一般电流镜的使用方法为将P型金属氧化物半导体晶体管Q_P1操作于饱和区，也就是说，电流I₁与电压V_G的关系应如下式：

I₁＝1/2×K×(W₁/L₁)×(V_SG-V_T)²............(1)

＝1/2×K×(W₁/L₁)×(V_DD-V_G-V_T)².........(2)

其中电压V_SG为P型金属氧化物半导体晶体管Q_P1的源极与栅极间的电压差，亦即等于电压(V_DD-V_G)、电压V_T为P型金属氧化物半导体晶体管Q_P1的临界电压、K为一工艺常数。由此可知，参考电流源I₁的大小，与P型金属氧化物半导体晶体管Q_P1的通道长宽比(W₁/L₁)、源极与栅极间的电压差V_SG(等于(V_DD-V_G))，以及临界电压V_T有关。

由于临界电压V_T较容易受工艺的不同影响而有不同的值。因此，在不同的工艺下，即使偏压源V_DD相同、源极与栅极间的电压差V_SG相同、通道长宽比(W₁/L₁)相同，参考电流源I₁的大小，仍会受到临界电压V_T的影响而有所不同。造成使用者在控制电流上产生误差。

发明内容

本发明提供一种电流源。该电流源用以驱动一第一金属氧化物半导体晶体管以产生一预定电流。该电流源包含一反馈电路，包含一第二金属氧化物半导体晶体管，包含一第一端，耦接于一偏压源；一控制端；及一第二端，耦接于该第二金属氧化物半导体晶体管的控制端；一第三金属氧化物半导体晶体管，包含一第一端，耦接于该偏压源；一控制端，耦接于该第二金属氧化物半导体晶体管的控制端；及一第二端；一第四金属氧化物半导体晶体管，包含一第一端，耦接于该第三金属氧化物半导体晶体管的该第二端；一控制端，用以接收一控制电压；及一第二端，耦接于一地端；及一第五金属氧化物半导体晶体管，包含一第一端，耦接于该第二金属氧化物半导体晶体管的该第二端；一控制端，用以输出该控制电压；及一第二端，耦接于该地端；一第一电阻，耦接于该地端与该第五金属氧化物半导体晶体管的控制端之间；及一金属氧化物半导体电路，包含一第一端，耦接于该偏压源；一控制端，耦接于该第四金属氧化物半导体晶体管的该第一端；及一第二端，耦接于该第五金属氧化物半导体晶体管的该控制端。

本发明另提供一种电流源。该电流源包含一第一金属氧化物半导体晶体管以产生一预定电流；一反馈电路，包含一第一端，耦接于一偏压源；一控制端，用以接收一控制电压；一输出端，用以输出该控制电压；及一反馈端，耦接于该第一金属氧化物半导体晶体管的一控制端；一第一电阻，耦接于一地端与该反馈电路该输出端；及一金属氧化物半导体电路，包含一第一端，耦接于该偏压源；一控制端，耦接于该反馈电路该反馈端；及一第二端，耦接于该反馈电路该输出端。

本发明另提供一种对于临界电压变异有免疫效果的电流产生方法。该方法包含提供一第一金属氧化物半导体晶体管使其一第一端耦接于一偏压源；提供一金属氧化物半导体电路耦接至该第一金属氧化物半导体晶体管与该偏压源；提供一反馈电路耦接于该偏压源，该反馈电路包含一反馈端耦接于该金属氧化物半导体电路与该第一金属氧化物半导体晶体管之间；以及输入一控制电压至该反馈电路以控制流经该金属氧化物半导体电路之一预定电流并控制该反馈端的一电压值，其中该反馈端耦接该第一金属氧化物半导体晶体管的一控制端。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

通过参照前述说明及下列附图，本发明的技术特征及优点得以获得完全了解。

图1为一公知的电流镜的示意图；

图2为根据本发明的第一实施例的降低临界电压影响的电流源的示意图；

图3为根据本发明的第二实施例的降低临界电压影响的电流源的示意图；

图4为根据本发明的第三实施例的降低临界电压影响的电流源的示意图；

图5为根据本发明所提供的对于临界电压变异有免疫效果的电流产生方法的示意图。

其中，附图标记

V_DD                               偏压源

V_G、V_SG、V₁                       电压

I₁～I_N                            电流

(W₁/L₁)、(W₂/L₂)                  通道长宽比

Q_P1、Q_P11～Q_P1N、Q_P2～Q_PN、Q_PX、  P型金属氧化物半导体晶体管Q_PY

Q_N1、Q_N2                           N型金属氧化物半导体晶体管

200、300、400                      电流源

500                   方法

501～506              步骤

R₁、R₂                电阻

V_T1、V_T2              临界电压

V_SS                   地端

210、310、410         反馈电路

具体实施方式

因此，本发明便根据金属氧化物半导体晶体管于饱和区电流的公式(1)或(2)，将金属氧化物半导体晶体管源极与栅极间的电压差V_SG提高，以降低临界电压V_T变动所造成的影响。然而如此一来，参考电流源I₁若要保持相同的大小，在工艺参数K不变的情况下，便需将金属氧化物半导体晶体管的通道长宽比(W/L)降低，以使参考电流源I₁的电流仍保持在相同的范围内。

请参考图2。图2为根据本发明的第一实施例的降低临界电压影响的电流源200的示意图。电流源200包含反馈电路210、P型金属氧化物半导体晶体管Q_P1与电阻R₁。反馈电路210包含P型金属氧化物半导体晶体管Q_PX、Q_PY、N型金属氧化物半导体晶体管Q_N1、Q_N2与电阻R₂。电流源200用以根据参考电流源I₁的电流大小，使P型金属氧化物半导体晶体管Q_P2、Q_P3...Q_PN复制出等比例的电流I₂、I₃...I_N。

在反馈电路210中，P型金属氧化物半导体晶体管Q_PX的源极(第一端)耦接于偏压源V_DD、P型金属氧化物半导体晶体管Q_PX的栅极(控制端)耦接于P型金属氧化物半导体晶体管Q_PX的漏极(以确保操作于饱和区)、P型金属氧化物半导体晶体管Q_PX的漏极(第二端)耦接于N型金属氧化物半导体晶体管Q_N1的漏极(第一端)。P型金属氧化物半导体晶体管Q_PY的源极(第一端)耦接于偏压源V_DD、P型金属氧化物半导体晶体管Q_PY的栅极(控制端)耦接于P型金属氧化物半导体晶体管Q_PX的栅极、P型金属氧化物半导体晶体管Q_PY的漏极(第二端)耦接于N型金属氧化物半导体晶体管Q_N2的漏极(第一端)。N型金属氧化物半导体晶体管(N-type Metal Oxide Semiconductor，NMOS)Q_N1的源极(第二端)耦接于电阻R₂、N型金属氧化物半导体晶体管Q_N1的栅极(控制端)耦接于电阻R₁、N型金属氧化物半导体晶体管Q_N1的漏极(第一端)耦接于P型金属氧化物半导体晶体管Q_PX的漏极。N型金属氧化物半导体晶体管Q_N2的源极(第二端)耦接于电阻R₂、N型金属氧化物半导体晶体管Q_N2的栅极(控制端)用以接收一控制电压V₁、N型金属氧化物半导体晶体管Q_N2的漏极(第一端)耦接于P型金属氧化物半导体晶体管Q_PY的漏极。电阻R₂耦接于N型金属氧化物半导体晶体管Q_N1、Q_N2与地端(V_SS)之间。

在电流源200中，P型金属氧化物半导体晶体管Q_P1的源极(第一端)耦接于偏压源V_DD、栅极(控制端)耦接于反馈电路210中的N型金属氧化物半导体晶体管Q_N2的漏极(第一端)、漏极(第二端)耦接于电阻R₁。而电阻R₁耦接于P型金属氧化物半导体晶体管Q_P1的漏极、N型金属氧化物半导体晶体管Q_N1的栅极(控制端)与地端之间。因此，电阻R₁上的跨压亦为控制电压V₁。因此，参考电流源I₁的大小便被限定在电流I₁＝(V₁/R₁)。而反馈电路210便可依此控制电压V_G的大小，进而控制电压差V_SG的大小而使得参考电流源I₁经此一负反馈电路而稳定在(V₁/R₁)。

在本发明的第一实施例中，P型金属氧化物半导体晶体管Q_P1的临界电压V_T1设计为相对于P型金属氧化物半导体晶体管Q_P2～Q_PN的临界电压V_T2高出许多。因此，在参考电流源I₁大小固定、P型金属氧化物半导体晶体管Q_P1～Q_PN的长宽比(W₁/L₁)固定的情况下，P型金属氧化物半导体晶体管Q_P1的跨压V_SG相对于P型金属氧化物半导体晶体管Q_P2～Q_PN为大，而能够使所复制的电流I₂～I_N不受临界电压V_T2的影响。更明确地说，当临界电压V_T1与V_T2相同时，根据公式(1)：I₁＝1/2×K×(W₁/L₁)×(V_SG-V_T1)²，P型金属氧化物半导体晶体管Q_P1的跨压V_SG无法提升(参考电流源I₁大小固定在(V₁/R₁)、P型金属氧化物半导体晶体管Q_P1～Q_PN的长宽比(W₁/L₁)固定的情况)。因此，本发明的第一实施例便将临界电压V_T1提升，因此电压差V_SG便可随之提升。于图2中，因此电压V_G下降，而P型金属氧化物半导体晶体管Q_P2～Q_PN的跨压V_SG亦随之增加。而由于P型金属氧化物半导体晶体管Q_P2～Q_PN所设计的临界电压V_T2相较于临界电压V_T1较小，因此临界电压V_T2的变异对于增大后的跨压V_SG影响较小，而能够使得所复制的电流I₂～I_N都能够控制在所求的范围内。

请参考图3。图3为根据本发明的第二实施例的降低临界电压影响的电流源300的示意图。电流源300包含反馈电路310、P型金属氧化物半导体晶体管Q_P1与电阻R₁。反馈电路310包含P型金属氧化物半导体晶体管Q_PX、Q_PY、N型金属氧化物半导体晶体管Q_N1、Q_N2与电阻_R2。电流源300用以根据参考电流源I₁的电流大小，使P型金属氧化物半导体晶体管Q_P2、Q_P3...Q_PN复制出等比例的电流I₂、I₃...I_N。

与第一实施例不同的是，在本发明的第二实施例中P型金属氧化物半导体晶体管Q_P1～Q_PN的临界电压皆设计为相同的临界电压V_T1，而P型金属氧化物半导体晶体管Q_P1的通道长宽比(W₂/L₂)设计为相对于P型金属氧化物半导体晶体管Q_P2～Q_PN的通道长宽比(W₁/L₁)降低许多。因此，在参考电流源I₁大小固定、P型金属氧化物半导体晶体管Q_P1的通道长宽比(W₂/L₂)远小于P型金属氧化物半导体晶体管Q_P2～Q_PN的通道长宽比(W₁/L₁)的情况下，P型金属氧化物半导体晶体管Q_P1的跨压V_SG能够提升，而能够使所复制的电流I₂～I_N不受临界电压V_T1的影响。更明确地说，当通道长宽比(W₂/L₂)与(W₁/L₁)相同时，根据公式(1)：I₁＝1/2×K×(W₁/L₁)×(V_SG-V_T1)²，P型金属氧化物半导体晶体管Q_P1的跨压V_SG无法提升(参考电流源I₁大小固定在(V₁/R₁)、P型金属氧化物半导体晶体管Q_P1～Q_PN的长宽比(W₁/L₁)固定的情况)。而当通道长宽比下降为(W₂/L₂)时，根据公式(1)：I₁＝1/2×K×(W₂/L₂)×(V_SG-V_T1)²，P型金属氧化物半导体晶体管Q_P1的跨压V_SG便可提升以保持参考电流源I₁大小固定在(V₁/R₁)。因此，本发明的第二实施例便将P型金属氧化物半导体晶体管Q_P1的通道长宽比降低，因此电压差V_SG便可随之提升。于图3中，因此电压V_G下降，而P型金属氧化物半导体晶体管Q_P2～Q_PN的跨压V_SG亦随之增加，使得P型金属氧化物半导体晶体管Q_P2～Q_PN的临界电压V_T1的变异对于增大后的跨压V_SG影响较小，而能够使得所复制的电流I₂～I_N都能够控制在所求的范围内。

另外，降低P型金属氧化物半导体晶体管Q_P1的通道长宽比的方法有两种，一种将P型金属氧化物半导体晶体管Q_P1的通道长度增加，则P型金属氧化物半导体晶体管Q_P1的通道长宽比便会下降；另一种将P型金属氧化物半导体晶体管Q_P1的通道宽度降低，则P型金属氧化物半导体晶体管Q_P1的通道长宽比亦会下降。

请参考图4。图4为根据本发明的第三实施例的降低临界电压影响的电流源400的示意图。电流源400包含反馈电路410、N个P型金属氧化物半导体晶体管Q_P11～Q_P1N与电阻R₁。反馈电路410包含P型金属氧化物半导体晶体管Q_PX、Q_PY、N型金属氧化物半导体晶体管Q_N1、Q_N2与电阻R₂。电流源400用以根据参考电流源I₁的电流大小，使P型金属氧化物半导体晶体管Q_P2、Q_P3...Q_PN复制出等比例的电流I₂、I₃...I_N。

与图2的第一实施例不同的是，原先图2第一实施例中的P型金属氧化物半导体晶体管Q_P1被N个P型金属氧化物半导体晶体管Q_P11～Q_P1N所取代。在电流源400中，P型金属氧化物半导体晶体管Q_P11的源极(第一端)耦接于偏压源V_DD、栅极(控制端)耦接于反馈电路410中的N型金属氧化物半导体晶体管Q_N2的漏极(第一端)、漏极(第二端)耦接于P型金属氧化物半导体晶体管0P₁₂的源极(第一端)；P型金属氧化物半导体晶体管Q_P12的源极(第一端)耦接于P型金属氧化物半导体晶体管Q_P11的漏极、栅极(控制端)耦接于反馈电路410中的N型金属氧化物半导体晶体管Q_N2的漏极(第一端)、漏极(第二端)耦接于P型金属氧化物半导体晶体管QP₁₃的源极(第一端)...依此类推的方式串联；P型金属氧化物半导体晶体管Q_P1N的源极(第一端)耦接于P型金属氧化物半导体晶体管Q_P1(N-1)的漏极、栅极(控制端)耦接于反馈电路410中的N型金属氧化物半导体晶体管Q_N2的漏极(第一端)、漏极(第二端)耦接于电阻R₁。而电阻R₁耦接于P型金属氧化物半导体晶体管Q_P1N的漏极、N型金属氧化物半导体晶体管Q_N1的栅极(控制端)与地端之间。因此，电阻R₁上的跨压亦为控制电压V₁。因此，参考电流源I₁的大小便被限定在电流I₁＝(V₁/R₁)。而反馈电路410便可依此控制电压V_G的大小，进而控制电压差V_SG的大小而使得参考电流源I₁经此一负反馈电路而稳定在(V₁/R₁)。

在本发明的第三实施例中，P型金属氧化物半导体晶体管Q_P11～Q_P1N、P型金属氧化物半导体晶体管Q_P2～Q_PN的临界电压皆设计为相同的临界电压V_T1、相同通道长宽比(W₁/L₁)。由于P型金属氧化物半导体晶体管QP₁₁～QP_1N为串联，等效上来说可视为一单一P型金属氧化物半导体晶体管，而其等效的通道长度变为N倍。也就是说，在这一个等效的金属氧化物半导体晶体管中，其通道长宽比变为1/N倍(亦即下降为1/N)。因此，等效上来说，本发明的第三实施例类似于本发明的第二实施例，皆以降低通道长宽比的方式来提高电压差V_SG。换句话说，在参考电流源I₁大小固定、P型金属氧化物半导体晶体管Q_P11～P型金属氧化物半导体晶体管Q_P1N的通道长宽比(W₁/NL₁)远小于P型金属氧化物半导体晶体管Q_P2～Q_PN的通道长宽比(W₁/L₁)的情况下，P型金属氧化物半导体晶体管Q_P11～P型金属氧化物半导体晶体管Q_P1N的跨压V_SG能够提升，能够使所复制的电流I₂～I_N不受临界电压V_T1的影响而都能够控制在所求的范围内。

请参考图5。图5为根据本发明所提供的对于临界电压变异有免疫效果的电流产生方法500的示意图。步骤说明如下：

步骤501：开始；

步骤502：提供一第一金属氧化物半导体晶体管耦接于一偏压源；

步骤503：提供一金属氧化物半导体电路耦接至该第一金属氧化物半导体晶体管与该偏压源；

步骤504：提供一反馈电路耦接于该偏压源，该反馈电路包含一反馈端耦接于该金属氧化物半导体电路与该第一金属氧化物半导体晶体管之间；

步骤505：输入一控制电压至该反馈电路以控制流经该金属氧化物半导体电路的一预定电流并控制该反馈端的一电压值；

步骤506：结束。

在步骤503中，该金属氧化物半导体电路包含一第六金属氧化物半导体晶体管，而可调整该第六金属氧化物半导体晶体管的通道长宽比使其低于该第一金属氧化物半导体晶体管的通道长宽比或调整该第六金属氧化物半导体晶体管的临界电压使其高于该第一金属氧化物半导体晶体管的临界电压。

于步骤503中，该金属氧化物半导体电路亦可多个串接的金属氧化物半导体晶体管，而可调整该多个串接金属氧化物半导体晶体管的每一金属氧化物半导体晶体管的通道长宽比使其约等同于该第一金属氧化物半导体晶体管的通道长宽比。

综上论述，本发明所提供的产生电流的方法与电流源，能够有效地抵抗于工艺中临界电压的变异造成对电流稳定度的影响，而提供使用者更大的便利性。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。