采用时钟预测技术的精确时钟恢复方法

摘要

本发明属于网络通讯技术领域，尤其是指一种在分组交换网络中采用时钟预测技术的精确时钟恢复方法。一种采用时钟预测技术的精确时钟恢复方法，当数据包由于网络原因不能按时到达，根据输入的时钟产生与时钟信息所携带的时钟个数相同的不规则时钟信号的时钟预测方法，时钟预测电路自动产生一个数据包到达信号以保证输出时钟的时钟预测方法。本发明有效地解决了TDM业务在分组交换网络中遇到的延时不可预知的问题，使得TDM业务在经过分组交换网络后能精确恢复出时钟。

说明书

技术领域

本发明属于网络通讯技术领域，尤其是指一种在分组交换网络中采用时钟预测技术的精确时钟恢复方法。

背景技术

分组交换网络是一种提供任何地点之间连接的网络。来自许多用户的网络分组被传送到分组交换网络，在这个网络上，它们可以被传递到和网络相连的任何遥远的地点。

如图1，在由于时分复用业务(以下简称TDM业务)有精确的定时，所以在分组交换网络中承载TDM业务时，分组交换网络的发送侧的时钟信息(当每个数据包长为固定长度时，每个数据包发送的时刻即可认为是一个时钟信息，接收侧收到数据的时刻也可认为为时钟信息)是均匀的，见图1(a)；由于分组交换网络是采用存储转发模式，在加上数据在传输过程中和其他数据传输共享带宽，当和其他数据包竞争带宽时，可能会产生不可预知的延迟，所以在接收侧接收到的时钟信息是不均匀的，见图1(b)；由于分组交换网络承担的是传输功能，我们必须采用一个将不均匀的时钟信息恢复成均匀的时钟信息，见图1(c)。

目前主要采用的是同步剩余时标时钟恢复方法，中国专利CN01115556.6用剩余时标法进行源业务时钟恢复的方法与电路，数据源端和目标端必须有相同的标准时钟，由于需要采用模拟锁相环等器件，因此结构复杂，成本较高，其次如果数据包丢失，会造成时钟恢复的错误。

中国专利03122833.X提到涉及时分复用业务恢复时钟的产生方法，应用于包交换网络的时分复用业务传输，通过监控时分复用业务数据在缓存器中的填充程度，判断源时钟是否处于捕捉范围之内，如果是，则将调整频率缩小为当前调整频率的一半；如果否，则判断缓存器的填充程度是否大于参考值，如果大于则将当前恢复时钟的中心值加上当前的调整频率；如果小于则将当前恢复时钟的中心值减去当前的调整频率；输出恢复时钟，并继续捕捉，直到调整频率等于可调整的最小频率。该技术只需输入需要进行时钟恢复的数据包，即可恢复出相应的稳定的发送时钟；本发明不需要采用高精度的网络时钟作为参考，也不需要复杂昂贵的模拟锁相环器件，对网络传输引起的包抖动有很强的滤除作用。但是该专利的恢复时钟是随着包间隔的长短而不断漂移的，所以不是完全均匀的时钟。

发明内容

为了解决以上问题，本发明提供一种可以短时间并稳定地与源时钟同步、结构简单，恢复更精确的一种采用时钟预测技术的精确时钟恢复方法。

一种采用时钟预测技术的精确时钟恢复方法，当数据包由于网络原因不能按时到达，根据输入的时钟产生与时钟信息所携带的时钟个数相同的不规则时钟信号的时钟预测方法，时钟预测电路自动产生一个数据包到达信号以保证输出时钟的时钟预测方法。

进一步的，该方法包括如下步骤：

1)当电路接收到一个数据包时，对数据包进行加计数；

2)当接收包计数器不为零时，不规则时钟生成器电路产生0～+2000ppm的时钟；

3)由于每个数据包携带确定的数据个数，当包长计数器达到数据包携带的数据个数时，产生一个信号，使接收包计数器的计数值减一；当接收包计数器的值为0时，表示已经产生了足够的时钟脉冲信号。此时，不规则时钟生成器就停止产生时钟脉冲信号；

4)时钟预测电路根据以前收到的数据包时间间隔，预测下一个数据包到达的时刻，当数据包在预测到达的时刻没有到达，电路自动产生一个数据包到达信号，接收包计数器对该信号进行计数，不规则时钟生成器此时由于接收包计数器不为0了，便开始产生时钟脉冲信号；

5)当时钟预测电路产生了数据包到达信号后，此时真正数据包到达时，为了避免重复产生时钟，接收包计数器不对该数据包到达信号计数。

进一步的，所述数据包携带时钟信息(例如序列号)。

更进一步的，通过时钟平滑电路对不规则时钟进行平滑处理，使输出的时钟在时间域上均匀分布。

更进一步的，数字时钟锁相环电路对时钟平滑电路的输出时钟作进一步处理，使之满足通讯系统中抖动和漂移的要求。

进一步的，其使用场合包括单不限于以太网、IP网络、MPLS、ATM、帧中继等分组交换网络。

进一步的，在可编程逻辑芯片中采用数字逻辑电路实现时钟恢复。

进一步的，分组交换网络中承载时分复用业务。

本发明的有益效果：本发明有效地解决了TDM业务在分组交换网络中遇到的延时不可预知的问题，使得TDM业务在经过分组交换网络后能精确恢复出时钟。

附图说明

图1在分组交换网络中时钟发送接收和恢复的示意图

图2时钟预测电路工作原理图

具体实施方式

本发明在可编程逻辑芯片(即FPGA)中采用数字逻辑电路，对在分组交换网络的中承载的TDM业务的时钟恢复提供一个精确的方法。

时钟预测电路的工作原理见图2：

·当电路接收到一个数据包(即为时钟信息)时，对数据包进行加计数，见图2-1；

·当图2-1所示的接收包计数器不为零时，不规则时钟生成器(见图2-5)电路产生+1000ppm的时钟；

·由于每个数据包携带确定的数据个数，当包长计数器(见图2-6)达到数据包携带的数据个数时，产生一个信号，使接收包计数器(见图2-1)的计数值减一；当接收包计数器的值为0时，表示已经产生了足够的时钟脉冲信号。此时，不规则时钟生成器就停止产生时钟脉冲信号；所述数据包携带序列号等时钟信息。

·时钟平滑电路(见图2-3)对不规则时钟进行平滑处理，使输出的时钟在时间域上均匀分布；

·时钟预测电路根据以前收到的数据包时间间隔，预测下一个数据包到达的时刻，当数据包在预测到达的时刻没有到达，电路自动产生一个数据包到达信号，接收包计数器(见图2-1)对该信号进行计数，不规则时钟生成器(见图2-5)此时由于接收包计数器不为0了，便开始产生时钟脉冲信号。电路平滑电路(见图2-3)由于由相对连续的不规则时钟输入，所以可以产生相对平稳的时钟输出；

·当时钟预测电路产生了数据包到达信号后，此时真正数据包到达时，为了避免重复产生时钟，接收包计数器(见图2-1)不对该数据包到达信号计数；

·见图2-4的数字时钟锁相环电路对时钟平滑电路(见图2-3)的输出时钟作进一步处理，使之满足通讯系统中抖动和漂移的要求；

图1(c)的虚线即为采用时钟预测电路产生的时钟信息。

当然本发明的使用场合包括单不限于以太网、IP网络、MPLS、ATM、帧中继等分组交换网络。实现方法包括但不限于在可编程逻辑芯片(即FPGA)中、或在ASIC芯片中实现数字逻辑电路实现时钟恢复。