具有可调整特征阻抗和特征波长的微条状线

摘要

本发明提供一种微条状线结构，其包括一导电接地面具有一条状开口被接地面所环绕，其中条状开口自接地面的一顶表面向一底表面延伸，以及其中接地面为一导体。微条状线结构还包括一介电条填入条状开口中，一介电层位于接地面之上且与其接触，以及一信号线位于介电层之上，其中信号线具有一部分直接地位于介电条的一部分上，以及其中信号线和介电条为非平行。本发明的微条状线结构可调变特征阻抗和特征波长；实现具有较大特征阻抗的微条状线，而不增加微条状线所占的芯片面积；各微条状线可具有较小的特征波长，导致较短的微条状线，导致可进一步降低所使用的芯片面积；以及无需使用而外的光罩步骤形成微条状线，因此并不会增加制造成本。

说明书

技术领域

本发明涉及一种微条状线结构，尤其涉及一种具有可调整的特征阻抗和可调整的特征波长的微条状线结构。

背景技术

在微波电路应用领域中，传输线为重要的构件。这些元件提供微波电路中有源元件和无源元件之间的互连，并且也用作阻抗匹配元件。微条状线为传输线的一种类型，其广泛地用于单石化微波集成电路(monolithic microwaveintegrated circuit，简称MMIC)应用中。

当应用于MMIC领域时，上述微条状线具有许多优点。首先，由于上述微条状线是由基底上的导电面所构成，这些元件可轻易地相容于集成电路的制造工艺中。有鉴于此，微条状线可整合在一般集成电路，例如互补式金属氧化物半导体(CMOS)电路，所使用的基底上。

图1显示一传统的微条状线2设置于基底4上。微条状线2包括信号线6，接地面8其为一实心金属面，以及(多层)介电层10，其将信号线6自接地面8隔离，且因此降低该基底诱发的损失。然而，形成该接地面8已引发许多缺点。随着后段制造工艺持续地微缩化，信号线6与接地面8之间的垂直距离H显著地变小，且因此需要将信号线6逐渐地变窄，以达到所要的特征阻抗。因此，在微条状线中的欧姆损失逐渐地变得更为显著。并且于微条状线2和网路装置之间需要更佳的阻抗匹配。更有甚者，受限于信号线6与接地面8之间的垂直距离D1，其距离具有小的空间供微调，接地面8变成调整微条状线2的特征阻抗的障碍。

此外，微条状线一般占据大的芯片面积。例如，在50GHz，SiO₂介电材料的电磁波长大约为3000微米(μm)。有鉴于此，微条状线2的长度L1需求必须微至少该波长的四分之一，也就是说波长约750微米(μm)，以匹配网路阻抗，致使微条状线2占据过多的面积。随着集成电路持续地微缩化，该微条状线的芯片面积需求变成瓶颈，阻碍微波元件和采用CMOS元件的集成电路的集成化整合。

有鉴于此，业界亟需一种微条状线，其可整合接地面的优点，伴随降低基底损失，而同时以克服先前技术的缺失。

发明内容

根据本发明的一形态，一种微条状线结构包括一导电接地面，其具有一条状开口被该接地面所环绕。该条状开口自该接地面的一顶表面向一底表面延伸，以及其中该接地面为一导体。该微条状线结构还包括一介电条填入该条状开口中；一介电层位于该接地面之上且与其接触；以及一信号线位于该介电层之上。该信号线具有一部分直接地位于该介电条的一部分上。该信号线和该介电条为非平行。

根据本发明另一形态，一种微条状线结构包括一基底；以及一接地面于该基底上。该接地面为导体且包括两个接地条状屏蔽件彼此间实质地平行，其中该两个接地条状屏蔽件由一介电条隔离；以及两个接地导体物理性地接触所述两个接地条状屏蔽件的相对端。该两个接地导体彼此间实质地平行。该微条状线结构还包括一介电层位于该接地面之上且与其接触；以及一信号线位于该介电层之上且与其接触。该信号线具有一部分直接地位于所述两个接地条状屏蔽件的每一个接地条状屏蔽件上。该信号线和该两个接地导体为实质地平行。

根据本发明又一形态，一种集成电路元件包括一半导体基底；一金属化层设置于该半导体基底上；以及一接地面于该金属化层中。该接地面包括多个接地条状屏蔽件彼此间实质地平行，其中所述多个接地条状屏蔽件由多个介电条隔离，以及其中所述多个接地条状屏蔽件的每一个接地条状屏蔽件实质上地自该接地面的一顶表面向一底表面延伸；以及两个接地导体物理性地接触所述多个接地条状屏蔽件的相对端，其中该两个接地导体彼此间实质地平行。该集成电路元件还包括多个金属间介电层位于该接地面之上；以及一信号线位于所述多个金属间介电层之上。该两个接地导体水平地位于该信号线的相对边。该信号线的长边方向与该两个接地导体的长边方向平行。

通过本发明的微条状线结构可调变特征阻抗和特征波长；实现具有较大特征阻抗的微条状线，而不增加微条状线所占的芯片面积；各微条状线可具有较小的特征波长，导致较短的微条状线，导致可进一步降低所使用的芯片面积；以及无需使用而外的光罩步骤形成微条状线，因此并不会增加制造成本。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下：

附图说明

图1显示一传统的微条状线包括一信号线和一实心的接地面，其中该实心的接地面是位于该信号线和其下方的基底之间；

图2A是显示根据本发明的一实施例的透视图，其中一微条状线包括一图案化的接地面；

图2B是显示图2A中的结构的剖面示意图，其中剖面图为沿切割线A-A’的垂直面；

图2C是显示图2A中的结构的上视图；

图3显示该微条状线的特征阻抗为频率的函数关系；

图4显示该微条状线的特征波长为频率的函数关系；

图5是显示本发明又一实施例的示意图，其中该接地面的接地导体向上延伸超过该接地条状屏蔽件的顶表面；以及

图6显示两条微条状线具有不同的特征阻抗和特征波长。

其中，附图标记说明如下：

公知部分(图1)

2～微条状线；

4～基底；

6～信号线；

8～接地面；

H～垂直距离；

W1～线宽；

L1～长度。

本申请部分(图2A至图6)

20～微条状线；

20₁和20₂～微条状线；

22～信号线；

24～接地面；

24₁～接地条状屏蔽件；

24₂～接地导体；

26～介电层；

28～基底；

30～集成电路；

32～层间介电层(ILD)；

34～微波元件；

35～金属间介电层(IMD)；

36～开口；

37～蚀刻终止层；

39～介电条；

40-48和50-58～线；

α～夹角；

W2、W3～线宽；

L2～长度；

M1～底金属化层；

Mtop～顶金属化层；

SS～间距；

SW～宽度；

D1/D2和D1’/D2’～距离。

具体实施方式

以下以各实施例详细说明并伴随着附图说明的实施例，作为本发明的参考依据。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将被分别描述说明，另外，特定的实施例仅为公开本发明使用的特定方式，其并非用以限定本发明。

本发明的实施例提供一种具可调整特征阻抗和可调整特征波长的新颖的微条状线。以下所述多个较佳实施例的变化，在附图或说明书描述中，皆使用相同的图号以表示相似或相同的构件。

图2A是显示根据本发明的一实施例的透视图。微条状线20，其包括信号线22，图案化的接地面24、以及(多层)介电层26，形成于基底28上。在一实施例中，基底28可为一半导体基底，并且可包括常用的半导体材料，例如硅、锗、或同类型的材料。在图2A中所示的基底微半导体芯片的一部分，其还包括其他无形成微条状线于其上的区域。集成电路30，例如互补式金属氧化物半导体(CMOS)电路，可形成于该基底28的表面上。集成电路30可以一CMOS元件为代表，请参阅图2B。一微波元件34连接至信号线22，如图2C中所示。

图2B是显示图2A中的结构的剖面示意图，其中剖面图为沿切割线A-A’的垂直面。接地面24，如其名称所意涵，较佳为接地。在一实施例中，该接地面24形成于一金属化层中，较佳者为一较低的金属化层，例如金属化层1(M1，其也可成为底金属化层)，金属化层2(M2)等金属化层。有鉴于此，该接地面24可形成于一层间介电层(ILD)32上，其中该集成电路30可位于该层间介电层(ILD)32下方。或者，该接地面24可形成于层间介电层(ILD)32的下方，且可由掺杂多晶硅或金属所构成。在此实施例中，该接地面24可与集成电路30中的CMOS元件的栅极同时形成。

另一方面，信号线22为形成于一较上层的金属化层中，例如顶金属化层(Mtop)，其可以是金属化层10(M10)。在其他实施例中，信号线22可形成于一金属化层中，其位于顶金属化层的下方，例如金属化层9(M9)等金属化层。在另外的其他实施例中，信号线22可形成于顶金属化层(Mtop)的上方，并且可由铝构成。大体而言，信号线22和接地面24可形成于任何金属化层中，只要有一(多)层介电层将信号线22和接地面24隔离。该信号线22和接地面24的形成方法包括常用的镶嵌式制造工艺，其中信号线22和接地面24可由铜或同合金所构成。该信号线22具有较小的线宽W3(如图2C所示)，其小于该接地面24的线宽W2。

请参阅图2B，介电层26可包括公知的金属间介电层(IMD)35，蚀刻终止层37，其设置于各金属间介电层(IMD)35之间，或其他介电层。因此，介电层26可包括具低介电常数(low-k)的介电材料，例如其介电常数低于约3.0，或者低于2.5，或更低。较佳者为，在该信号线22和该接地面24垂直方向之间的区域，并无形成导电结构。也无导电结构直接地形成于该接地面24上。在此实施例中，该信号线22形成于该顶金属化层上，介电层26可还包括一(多)层保护层。

图2C是显示图2A中的结构的上视图。为了简明的缘故，只有信号线22和接地面24显示于图2C中。由上方观察可知，该接地面24可具有一长方形的外观，其具有长度L2(在信号线22的长度方向，其为信号的传递方向)以及宽度W2。另择一地，接地面24可为不规则的形状。至少一个，较佳者为更多个，开口36形成于该接地面24中。开口36较佳者为彼此平行，并且因此形成多条(此后称为接地条状屏蔽件)24₁于该接地面24上。在开口36中，填入介电材料，例如，一金属间介电层(IMD)材料，其可以是具低介电常数(low-k)的介电材料，以及其结果的介电条状物称为介电条39。

在一较佳实施例中，接地条状屏蔽件24₁为垂直于该信号线22的长度方向，其间的夹角α为90度。另择一地，夹角α可为其他非零的角度。接地导体24₂，其为该接地面24的端点部分，相互连接至该接地条状屏蔽件24₁。在该较佳的实施例中，接地导体24₂平行于，或至少实质上地平行于该信号线22。

为了能有效地将该信号线22中所承载的信号与该基底28屏蔽，该接地条状屏蔽件24₁的总面积和该接地导体24₂的总面积较佳者为具有一比例约大于1/3，且更加者为约大于1。该接地条状屏蔽件24₁的间距SS和宽度SW可影响该信号线22的特征阻抗和特征波长的性能，并且其最佳值可通过实验的方式获得。

介电条39和接地条状屏蔽件24₁的数目较佳者为约大于2，且更佳者为约大于4。于该较佳实施例中，接地条状屏蔽件24₁是以周期性的图纹排列。例如，接地条状屏蔽件24₁可具有相同的间距。在另外的择一的实施例中，位于两相邻的接地条状屏蔽件24₁之间的间距SS可与其他的间距SS不同。该间距SS可被安排成一种由小至大的序列(例如，形成一算数级数或一几何级数)，具有各间距SS大于先前的间距。

接地面24可包括多于一层，各接地面24位于一金属化层中。在本发明的一实施例中，该接地面24的各层中是以周期性的导电柱(via columns)而形成互连。在其他实施例中，所述多个导电柱(via columns)/导电条(via strips)自垂直地重叠区域的实心条连接至该接地面24的不同层，且可能与其共边界(co-terminus)，并位于接地条状屏蔽件24₁的上方或下方。相似地，该信号线22以可包括多于一层，各信号线22位于一金属化层中，具有导电柱或实心的导电条连接至该信号线22的各层中。

在一较佳的实施例中，该信号线22可水平地位于接地导体24₂的中间，其具有水平距离D1等于水平距离D2，然而水平距离D1和D2也可彼此不相等。

在具有实心的接地面的一传统的微条状线结构中，该信号回传路径是在该实心的接地面中，且其位置直接位于该信号线的下方。其优点在于，根据本发明的一实施例，介电条39(请参阅图2C)切割直接位于该信号线22下方的该信号回传路径。然而，该信号回传路径被迫使接地导体24₂接地，其距离该信号线22的空间最远。有鉴于此，该特征阻抗和该特征波长可通过调整该信号线22和接地导体24₂之间的距离而被调整，其调整方式可通过调整该接地面24的长度W2(对应距离D1和D2)。其优点在于，接地条状屏蔽件24₁导致一慢波特征(slow-wave feature)。

图3显示该微条状线的特征阻抗为频率的函数关系。其中线40是由一微条状的线的样品所构成，其具有一实心的接地面(请参阅图1)，其中该实心的接地面的宽度W1为48微米(μm)。线42、44、46和48是由微条状的线的样品所构成，其结构如图2A所示，且具有宽度W2分别为12μm、24μm、48μm及66μm。图3显示于任何微波频率，本发明各实施例的特征阻抗会随着该接地面24的宽度W2增加而增加。有鉴于此，如图2A所示的具有图案化的接地面的该微条状线的特征阻抗，可通过调整宽度W2而调变。更有甚者，应注意的是由线42，其宽度为12μm，所表示样品的特征阻抗明显地大于由线40，其宽度为48μm，所表示样品的特征阻抗。也就是说，本发明的实施利可提供明显较大的阻抗，而使相对的微条状线所占的芯片面积小于传统具实心的接地面的微条状线所占的芯片面积。

图4显示该微条状线的特征波长为频率的函数关系。其中线50是由一微条状的线的样品所构成，其具有一实心的接地面(请参阅图1)，其中该实心的接地面的宽度W1为48微米(μm)。线52、54、56和58是由微条状的线的样品所构成，其结构如图2A所示，且具有宽度W2分别为12μm、24μm、48μm及66μm。图4显示于任何微波频率，本发明各实施例的特征波长会随着该接地面24的宽度W2增加而降低。有鉴于此，如图2A所示的具有图案化的接地面的该微条状线的特征波长，可通过调整宽度W2而调变。更有甚者，应注意的是由线52，其宽度W2为12μm，所表示样品的特征波长明显地小于由线40，其宽度为48μm，所表示样品的特征波长。也就是说，本发明的实施利可提供明显较小的特征波长，而使相对的微条状线所占的芯片面积小于传统具实心的接地面的微条状线所占的芯片面积。因此，本发明各实施例的微条状线(当用做阻抗匹配元件时)可具有较短的长度，然而仍可满足四分之一波长要件(quarter-wavelength requirement)，其要求该微条状线的长度L2应不小于其特征波长的四分之一。

图5是显示本发明又一实施例的示意图。在此实施例中，接地导体24₂向上延伸超过该金属化层，且该接地条状屏蔽件24₁位于该金属化层中。在图5所示的实施实施例中，该接地导体24₂的顶表面与信号线22的顶表面齐高。在另一实施例中，该接地导体24₂的顶表面可延伸超过或低于该信号线22的顶表面。

应了解的是，在一半导体芯片中，可需要多条微条状线具有不同的特征阻抗和特征波长。本发明各实施例可轻易地满足上述要求，在本发明的一实施例中，如图6所示，微条状线20₁和微条状线20₂形成于同一基底28上。各个微条状线20₁和微条状线20₂具有相似的结构如图2C所示。位于信号线20和接地导体24₂之间的水平距离D1/D2可与信号线20’和接地导体24₂’之间的水平距离D1’/D2’不同。有鉴于此，微条状线20₁的特征阻抗和特征波长可不同于微条状线20₂的特征阻抗和特征波长。即使未图示于图6中，位于信号线20和信号线20’之间的垂直距离也可与相对下方的接地面24和24’(请参阅图2B)不同。在此实施例中，当微条状线20₁和微条状线20₂为阻抗匹配元件时，通过采用不同的距离D1/D2和D1’/D2’，可实现不同的特征阻抗。如有需要，可增加更多的不同的特征阻抗和特征波长的微条状线。

本发明各实施例具有许多优越的技术特点。首先，可调变该特征阻抗和该特征波长，但并非限定通过改变信号线和位于其下方的接地面之间的垂直距离实现。其次，可实现具有较大特征阻抗的微条状线，而不增加该微条状线所占的芯片面积。第三，各微条状线可具有较小的特征波长，导致较短的微条状线，导致可进一步降低所使用的芯片面积。第四，本发明的实施例无需使用而外的光罩步骤形成微条状线，因此并不会增加制造成本。

本发明虽以较佳实施例公开如上，然其并非用以限定本发明的范围，任何本发明所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当以随附的权利要求所界定的保护范围为准。