用于3GPP LTE/4G无线通信的DFT/IDFT变换系统

摘要

一种用于3GPP LTE/4G无线通信的DFT/IDFT变换系统，包括：前处理单元、可配置FFT处理单元、后处理单元及控制逻辑单元，其中前处理单元、可配置FFT处理单元及后处理单元依次相连，而控制逻辑单元分别和前处理单元、可配置FFT处理单元及后处理单元相连。本发明通过前处理单元的上采样操作、可配置FFT处理单元的流水线式FFT变换以及后处理单元的频域补偿、数据抽取及预映射操作后即可得到所需要的DFT/IDFT变换结果。因此本发明不仅可以高效地计算LTE上行链路所使用的DFT/IDFT，同时具有良好的可扩展性以适应未来的4G无线通信标准。

说明书

技术领域

本发明涉及数字信号处理及数字信息传输技术领域，尤其涉及一种适于3GPP LTE及4G无线通信上行链路中SC-FDMA(单载波频分多址)所使用的DFT/IDFT(离散傅立叶变换/逆离散傅立叶变换)变换系统。

背景技术

目前的无线通信技术正在向4G演进，其中LTE是3GPP组织向4G方向长期演进的技术。虽然目前大多数无线通信标准采用OFDM(WiFi，802.16d，FlashOFDM)或者OFDMA(802.16e)，但LTE选用的上行链路发送机制却是最新的SC-FDMA(单载波频分多址)，也称为DFT-Spread OFDM(DFT扩展OFDM)。

与传统的OFDM相比，SC-FDMA作为上行链路的发送机制具有以下优点：

1、信号具有良好的PAPR(峰值/平均功率比)，因为它采用了固有的单载波结构。PAPR在上行链路中非常重要，利用较低的PAPR，使得RFPA(射频功率放大器)的操作可以获得更高的效率，从而使手持设备(比如手机)的电池寿命更长。

2、SC-FDMA也具有OFDM多载波系统的优点。

请参见图1，其为现有SC-FDMA发送单元的结构图。图中负责数字信号处理的主要部分是DFT和IFFT，其中DFT是一种预编码，其用以削减由于OFDM调制所导致的高PAPR。对于IFFT/FFT(快速傅立叶反变换/快速傅立叶变换)，其变换长度是2的整数次方(2ⁿ形式)，通常的radix-4/radix-2(基4/基2)结构就可以高效处理而且技术也相当成熟。而对于DFT部分，其变换长度不是2的整数次方，因此计算方法比IFFT更为复杂，其为实现SC-FDMA的关键算法。

下面对DFT算法加以描述(DFT和IDFT可以通过对输入数据取共轭，变换后再对输出数据取共轭的简单算法相互转换，因此本发明对DFT的描述同样适用于IDFT)：

为了叙述上的方便，本发明认为DFT/FFT变换之前的输入信号是时域信号，DFT/FFT变换之后的输出信号为频域信号。在实际数字信号处理过程中，任何信号都可以作DFT/FFT变换，并不只局限于时域信号。

令[x(0)，x(1)，…，x(N-1)]表示输入时域信号，[X(0)，X(1)，…，X(N-1)]表示DFT变换后的频域信号，则N点DFT可以用下式表示：

$X\left(k\right)=\sqrt{\frac{1}{N}}\underset{n=0}{\overset{N-1}{\Sigma }}x\left(n\right)e^{-j2\mathrm{\pi k}\frac{n}{N}}---\left(1\right)$

相应的，N点IDFT用下式表示：

$x\left(n\right)=\sqrt{\frac{1}{N}}\underset{k=0}{\overset{N-1}{\Sigma }}X\left(k\right)e^{j2\mathrm{\pi k}\frac{n}{N}}---\left(2\right)$

LTE中的DFT预编码器尺寸N取决于为指定用户的上行链路数据发送分配的子信道数量，其以下式定义：

N＝12×2^a3^b5^c≤1320                           (3)

其中N是子载波的数量，a，b和c在N≤1320条件下都大于等于0(20MHz带宽时)。对于指定的用户，N范围可以从12(a，b，c＝0)到1296，总共有35个不同的选择。不同子载波上的数据一起经过调制便形成了单载波上行链路的发送数据。

由公式(3)可见：LTE DFT的变换点数N不是2的整数次方，但是可以分解成若干个因子的积。理论上，如果变换点数可以分解成少量的小素数因子，就可以高效地实现DFT。因此，现有的有关LTE DFT的实现方法都是将N分解成小的素数因子2，3，5或相对素数因子4，8，9，通过WFTA(Winograd傅立叶变换算法)计算这些小点数的DFT。在因子分解过程中，又涉及到Cooley-Tukey FFT算法和Good-Thomas素因子FFT算法等，然后经过一系列重排序等步骤得到N点的DFT。

上述DFT算法虽然可以准确高效地计算LTE上行链路用到的DFT，但是其存在着以下缺陷：该DFT算法及变换系统的可扩展性较差，其只限于可以按(3)式分解的变换点数N，而对于不能按(3)式分解的任意变换点数N的DFT则无能为力。因此，一旦通信标准发生变化，采用了按其它因子分解或不能被分解的变换点数N，以前所作的大部分工作都将被迫改变，从而不利于设计复用和移植。

发明内容

针对上述缺陷，本发明提出了一种新型数字信号处理系统，以解决现有技术中DFT算法及变换系统的可扩展性较差，不利于设计复用和移植的问题

本发明提出一种用于3GPP LTE/4G无线通信的DFT/IDFT变换系统，其中DFT变换系统包括：用于对输入数据进行上采样操作的前处理单元、使用流水线方式操作的可配置FFT处理单元、用于输出最终DFT/IDFT变换结果的后处理单元及用以给所述前处理单元、可配置FFT处理单元及后处理单元提供控制信号的控制逻辑单元，所述前处理单元、可配置FFT处理单元及后处理单元依次相连，所述控制逻辑单元分别和所述前处理单元、可配置FFT处理单元及后处理单元相连；

依照本发明较佳实施例所述的系统，所述IDFT变换系统还包括用以对输入数据进行共轭操作的前共轭处理单元和后共轭处理单元，所述前共轭处理单元连接至所述前处理单元，而所述后共轭处理单元则连接至所述后处理单元。

依照本发明较佳实施例所述的系统，其前处理单元还包括循环重构电路、可配置多相滤波器电路及插值电路，其中可配置多相滤波器电路的数据输入端与循环重构电路的数据输出端相连，插值电路的数据输入端与可配置滤波器的数据输出端相连。

依照本发明较佳实施例所述的系统，其可配置多相滤波器电路包括若干多路选择器、运算子电路、抽头更新及数据选择逻辑子电路、系数查找表，所述系数查找表连接至所述抽头更新及数据选择逻辑子电路，所述抽头更新及数据选择逻辑子电路用以更新抽头系数及控制所述多路选择器选择输入数据。

依照本发明较佳实施例所述的系统，其可配置FFT处理单元包括若干依次串联的基4和/或基2单元、若干用以选择提供给各级基4/基2单元电路的输入数据和最后一级的输出数据的多路选择器。

依照本发明较佳实施例所述的系统，其可配置FFT处理单元还包括时钟门控电路，所述时钟门控电路对应所述基4/基2单元，用以控制该些基4/基2单元的开启和关闭。

依照本发明较佳实施例所述的系统，其后处理单元包括频域补偿电路、数据抽取及预映射电路，所述频域补偿电路的输出端连接至所述数据抽取及预映射电路的输入端或者所述数据抽取及预映射电路的输出端连接至所述频域补偿电路的输入端。

依照本发明较佳实施例所述的系统，其后处理单元还包括缓存器，所述缓存器和所述数据抽取及预映射电路相连或者与频域补偿电路相连；所述缓存器是与权利1所要求的系统的后续系统如子载波映射(Sub-carrier Mapping)共同使用的。

依照本发明较佳实施例所述的系统，其频域补偿电路包括复数乘法器子电路、补偿因子查找表及补偿因子产生逻辑子电路，所述补偿因子产生逻辑子电路设置在所述复数乘法器子电路和补偿因子查找表之间。

本发明又提出一种用于3GPP LTE/4G无线通信的DFT/IDFT变换方法，其中DFT变换方法包括如下步骤：

(1)前处理单元接收一块N点数据[x(0)，x(1)，x(2)，…，x(N-1)]，对其进行上采样率转换，得到一M＝2^LDN点数据的输出；

(2)可配置FFT处理单元接收所述前处理单元输出的M＝2^LDN点数据，并对其进行长度为M的FFT变换，然后将变换后的数据输出至后处理单元；

(3)后处理单元对所述可配置FFT处理单元输出的数据进行频域补偿、数据抽取及预映射处理后得到最终的DFT变换数据；

而IDFT变换方法只需先对前处理单元的输入数据进行共轭操作，再对后处理单元的输出数据进行共轭操作即可得到IDFT变换数据。

本发明通过前处理单元的上采样操作、可配置FFT处理单元的流水线式FFT变换以及后处理单元的频域补偿、数据抽取及预映射操作后，不仅可以高效地计算LTE上行链路所使用的DFT/IDFT，经过简单扩展就可以使用同一套系统计算任意点数的DFT/IDFT变换，所以其具有良好的可扩展性以适应未来的4G无线通信标准。

另外可配置变换长度的FFT相对于固定变换长度的FFT而言，避免了使用大点数的FFT来计算小点数的FFT，从而提高了数据吞吐率；同时可以关闭不需要工作的部分，也节省了功耗。

上述所需的优点并不局限于在一个实施方案实施。

附图说明

图1为现有SC-FDMA发送单元的结构图；

图2为本发明一用于3GPP LTE/4G无线通信的DFT变换系统的顶层框架图；

图3为本发明一用于3GPP LTE/4G无线通信的IDFT变换系统的顶层框架图；

图4为本发明实施例一前处理单元的框图；

图5为本发明实施例一可配置多相滤波器电路的结构图；

图6为本发明实施例的一可配置FFT处理单元的结构图；

图7为本发明实施例一后处理单元的结构框图；

图8为本发明实施例的一频域补偿电路的结构图。

具体实施方式

本发明的核心在于：通过对输入的N点数据进行上采样率转换，得到2的整数次方M＝2^LDN点数据，然后对该M点数据进行流水线式的FFT处理，最后经过频域补偿和数据抽取及预映射处理后得到DFT转换数据。

以下结合附图，具体说明本发明：

请参见图2，其为本发明一用于3GPP LTE/4G无线通信的DFT变换系统的顶层框架图。该系统包括前处理单元201、可配置FFT处理单元202、后处理单元203及控制逻辑单元204，其中前处理单元201、可配置FFT处理单元202和后处理单元203依次相连，而控制逻辑单元204则分别和前处理单元201、可配置FFT处理单元202及后处理单元203相连。本申请所称连接是指电路间的电气连接，可以是直接连接，也可以是间接连接，并不限于以何种具体的方式相连。

该DFT变换系统的工作原理如下：前处理单元201的输入端接收输入数据并对其进行上采样率转换后输出至可配置FFT处理单元202，该输入数据是复数数据，以块为单位，每块数据包含N点数据，而N取决于为指定用户的上行链路数据发送分配的子信道数量，经过前处理单元201的上采样后得到一M＝2^LDN点数据的输出，M＝2^LDN为2的整数次方。可配置FFT处理单元202接收前处理单元201输出的M＝2^LDN点数据，并对其进行长度为M的FFT变换，然后将变换后的数据输出至后处理单元203。最后经后处理单元203对数据进行频域补偿、数据抽取及预映射处理后得到最终的DFT变换数据。

DFT和IDFT可以通过对输入数据取共轭，变换后再对输出数据取共轭的简单算法相互转换，因此本发明的IDFT变换系统只需在DFT变换系统中加入进行取共轭操作的前共轭处理单元205和后共轭处理单元206，该前共轭处理单元205的输入端用以接收输入数据，其输出端连接至前处理单元201，而后共轭处理单元206的输入端则连接至后处理单元203的输出端(请参见图3)。为方便说明，以下仅针对DFT变换系统加以详述。

请参见图4，其为本发明实施例一前处理单元的框图，该前处理单元201的功能是接收一块N点数据，并对其进行上采样率转换，得到M点数据的输出，其由循环重构电路401、可配置多相滤波器电路402及插值电路403依次串联所构成。本发明中的采样率转换关系是可以由设计者自行定义的，对于给定的N，M的选择需要综合考虑可配置多相滤波器电路402设计的难易程度以及上采样的倍数。如果M和N相差太小，则可配置多相滤波器电路402难以设计；如果M远大于N，则上采样倍数过大。针对LTE DFT的各种变换长度N，发明人采用了如下表.1所指定的采样率转换关系，以求得到最佳的性能。但需要指出的是，本发明并不只限于该些变换长度N和该种采样率转换关系，对于LTE DFT指定的各种变换长度N之外的其它变换长度以及其它采样率转换关系也同样适用。

 

DFT变换长度N可配置FFT长度M上采样倍数12161.333324321.333336641.777848641.3333601282.1333721281.7778961281.33331082562.37041202562.13331442561.77781802561.42221922561.33332165122.37042405122.13332885121.77783005121.70673245121.58023605121.42223845121.333343210242.370448010242.133354010241.896357610241.777860010241.706764810241.580272010241.422276810241.333386420482.370490020482.275696020482.133397220482.1070108020481.8963115220481.7778120020481.7067129620481.5802

表.1

DFT/IDFT变换在本质上是循环卷积，循环重构电路401的功能就是将输入数据循环化之后重新构造出一组数据提供给后面的可配置多相滤波器电路402。假设输入的一块数据为[x(0)，x(1)，x(2)，…，x(N-1)]，经过循环重构电路401重构后，该组数据即变为[x(0)，x(1)，x(2)，…，x(N-1)，x(0)，x(1)，…，x(CL-1)]，其中CL取决于后续滤波器的阶数，当然，该组数据也可以将后面的重复数据放置在原来输入数据序列的前部，即[x(0)，x(1)，…，x(CL-1)，x(0)，x(1)，x(2)，…，x(N-1)]。

由表.1可以知道由N到M的上采样倍数均不是整数，因此通常的多相滤波器不能适用。本发明采用一个可配置多相滤波器电路402对循环重构后的输入信号进行整数倍上采样，而后通过插值电路403得到所需要M＝2^LDN个输出数据。请参见图5，其为本发明实施例的可配置多相滤波器电路的结构图。该可配置多相滤波器电路402包括若干多路选择器501、运算子电路502、抽头更新及数据选择逻辑子电路503、系数查找表504。

输入数据x(n)经过若干延迟因子Z^-1后，构成一组新数据[x(n)，x(n-1)，…，x(n-P+1)]。根据输入信号符号率和系统时钟频率的不同，延迟因子Z^-1对应着不同数目的时钟周期数，由此该可配置多相滤波器的运算资源可以在不同的时钟周期里进行复用。输入数据x(n)经过若干延迟因子Z^-1由若干多路选择器501进行筛选，而该筛选过程则可以由抽头更新及数据选择逻辑子电路503进行控制，使其在[x(n)，x(n-1)，…，x(n-P+1)]和[x(n-1)，x(n-2)，…，x(n-P)]两组数据中选取一组，其中P是可配置多相滤波器所用的抽头个数。经过筛选后的数据将会通过运算子电路502而得到整数倍上采样的样点y(k)，运算子电路502包括若干乘法器505和加法器506，具体来说，即筛选后的数据和滤波器的抽头系数[w₀，w₁，…，w_P-1]对应相乘，最后通过加法器506得到y(k)的输出。上述抽头系数[w₀，w₁，…，w_P-1]由图5中的抽头更新及数据选择逻辑子电路503从系数查找表504中读出来，读出位置随输入数据在输入块中位置的变化而变化。系数查找表504的数据是预先计算好的，可以存放在ROM中，也可存放在RAM中以便动态配置。

循环输入数据[x(0)，x(1)，x(2)，…，x(N-1)，x(0)，x(1)，…，x(CL-1)]经过可配置多相滤波器电路402后便得到整数倍上采样的样点序列[y(0)，y(1)，…，y(k)，…]，这些样点数据在位置上靠近最终要得到的输出数据，其经过前处理单元201的最后一个模块是插值电路403的插值操作后，即可以得到和表.1相对应的采样率的M点数据输出。上述插值可以使用多种算法，在通常情况下简单的线性插值就足够了。

上述的可配置多相滤波电路402及插值电路403是前处理单元201的主要运算模块。为简化设计，对所有的DFT/IDFT变换点数，可配置多相滤波器的抽头个数P设置为固定值，同时系数查找表504的系数也固化在ROM中。

接下来继续介绍本发明中可配置FFT处理单元202的结构及其工作原理。请参见图6，其为本发明实施例的一可配置FFT处理单元的结构图。该可配置FFT处理单元202由若干基4单元和基2单元并配合若干多路选择器601所构成。这种结构的可配置FFT处理单元202，其变换的最大长度为2048，这是为了和表.1的数据相对应，根据表.1，对应于不同的DFT变换长度N，相应的FFT变换长度M＝2^LDN是不同的。因此本发明所使用的可配置FFT处理单元202的变换长度是可以配置的，相应于LTE的上行链路，可配置FFT处理单元202的变换长度可以设置为16，32，64，128，256，512，1024，2048。

为了实现上述可变换长度，在本实施例中可配置FFT处理单元202由5个基4单元和1个基2单元并配合4个多路选择器601所构成，并且其结合方式也是由上述变换长度所决定的。采用基4单元作为基本处理模块的好处是能够节省乘法器的个数，由于全部由基4单元组成的FFT处理器只能处理变换长度为4ⁿ的FFT，所以需要在流水级的最后添加一个基2单元，以便能够处理变换长度为2^k但不是4ⁿ的FFT。

上述每个基4/基2单元都对应着一个流水级，根据控制逻辑单元204给出的控制信息对输入数据进行处理，并根据若干时钟门控单元602控制该些基4/基2单元的关闭和开启。该些基4/基2单元内部的资源包括蝶形运算模块、存放旋转因子的查找表、用以实现Cooley-Tukey算法对应的乘法器、以及存放输入/输出数据的缓存等。以变换长度为256的FFT为例，在这种情况下输入数据x(n)直接送到基4单元1，经过基4单元1，2，3，4的处理后直接由基4单元4输出变换后的比特反转顺序的数据，而基4单元0和基2单元则不用工作，可以直接将其关闭以节省功耗。

可配置变换长度的FFT相对于固定变换长度的FFT而言，避免了使用大点数的FFT来计算小点数的FFT，从而提高了数据吞吐率；同时可以关闭不需要工作的部分，也节省了功耗。

最后，我们对后处理单元203予以介绍，请参见图7，其为本发明实施例一后处理单元的结构框图。该后处理单元203包括频域补偿电路701、数据抽取及预映射电路702和缓存器703，其中频域补偿电路701的输出端连接至数据抽取及预映射电路702的输入端，而数据抽取及预映射电路702的输出端则连接至缓存器703的输入端。后处理单元203从可配置FFT处理单元202接收M＝2^LDN点输入数据，通过频域补偿电路701对FFT变换后的给定位置上数据进行频域补偿，然后通过数据抽取及预映射电路702抽取需要的频率点的数据得到N点数据，这就是DFT变换的结果。在这里需要指出的是，频域补偿和数据抽取过程是相互独立的，在实际处理过程中其顺序是可以根据需要改变的，但其基本的原理是一致的，所以本实施例中仅以先频域补偿后数据抽取的顺序予以介绍。

时域上两个信号的循环卷积的DFT等于这两个信号的DFT的乘积，设输入信号表示为x(n)其DFT变换为X(k)，由可配置多相滤波电路402及插值电路403级联而成的滤波器的响应为h(n)及相应的DFT变换为H(k)，则以下关系成立：

$y\left(n\right)=x\left(n\right)\otimes h\left(n\right)\leftarrow \to Y\left(k\right)=X\left(k\right)·H\left(k\right)---\left(4\right)$

所以可配置FFT处理单元202的输出必须进行频域补偿才能得到输入x(n)的DFT变换X(k)，也就是下式：

X(k)＝Y(k)/H(k)                                     (5)

请参见图8，其为本发明实施例的一频域补偿电路的结构图。该频域补偿电路701包括复数乘法器子电路801、补偿因子查找表802及补偿因子产生逻辑子电路803，其中补偿因子产生逻辑子电路803设置在所述复数乘法器子电路801和补偿因子查找表802之间。补偿因子产生逻辑子电路803从补偿因子查找表802中读取数据，产生补偿因子之后送入复数乘法器子电路801与可配置FFT处理单元202输出的结果相乘。上述补偿因子查找表802中存放的数值可以通过直接计算由可配置多相滤波电路402及插值电路403相级联形成的复合滤波器的频域响应得到，也可以存放该频率响应的曲线拟合的系数以节省存储空间。

由于输入的N点数据按照表.1进行了上采样，并经过FFT变换之后产生了一些在其所能观察到的频谱范围之外的频域数据。因此，需要通过数据抽取及预映射电路702进行频域数据的抽取以获得需要的数据，丢弃原来频带范围之外的数据。另外，经过可配置FFT处理单元202变换后的数据是按照比特反转顺序输出的，要得到正常顺序输出的数据则必须使用一个额外的缓存器703以重新排序数据。本发明在实现过程中，为了节省存储资源，可以将子载波映射的部分处理和解比特反转结合起来，将数据直接写入用以子载波映射的存储器703，这就是预映射处理过程。这样，后处理单元203即得到了DFT变换的最终结果。

在硬件实现上，本发明使用的主要资源是乘法器和存储器(包括RAM和ROM)。采用抽头数目为8的可配置多相滤波器和线性插值器，前处理单元201和后处理单元203均使用18位的定点运算，可配置FFT处理器使用准浮点运算，计算结果和C语言模型的标准DFT的结果相比，其量化误差SQNR可以达到60dB以上。

3GPP LTE上行链路使用的最大带宽为20MHz，如果我们使系统时钟频率达到120MHz，160MHz，200MHz或者240MHz，则每个数据符号(Symbol)对应着若干个时钟周期，相应地则可以对系统硬件资源进行多倍复用。表.2给出了采用抽头数目为8的可配置多相滤波器和线性插值器，对应不同时钟频率及不同复用倍数条件下的大致资源使用情况(不包括后处理单元与后面的子载波映射所共用的缓存)。

 

时钟频率MHz     复用倍数补偿因子产生方式RAM  KbitsROM   kbits乘法器个数1202直接产生～56～190281202曲线拟合～56～3033

 

1603直接产生～56～190171603曲线拟合～56～30202004直接产生～56～190152004曲线拟合～56～30182405直接产生～56～190132405曲线拟合～56～3015

表.2

基于上述系统，本发明又提出一种用于3GPP LTE/4G无线通信的DFT/IDFT变换方法，该DFT变换方法包括如下步骤：

S110：前处理单元接收一块N点数据[x(0)，x(1)，x(2)，…，x(N-1)]，对其进行上采样率转换，得到一M＝2^LDN点数据的输出。具体来说又包括如下步骤：

S111：循环重构电路将输入的N点数据序列[x(0)，x(1)，x(2)，…，x(N-1)]进行循环化重构，得到输出数据序列[x(0)，x(1)，x(2)，…，x(N-1)，x(0)，x(1)，…，x(CL-1)]，其中CL是重复数据的长度，也可以将后面的重复数据放置在原来输入数据序列的前部；

S112：可配置多相滤波器电路对循环重构后的数据进行整数倍上采样，将可配置多相滤波器的抽头系数预先计算好存放在系数查找表中，由抽头更新及数据选择逻辑子电路提供给各子运算电路，抽头更新和数据选择逻辑子电路选择数据延迟线上两组相邻的输入数据之一提供给运算子电路，运算子电路通过运算后得到整数倍上采样的样点序列[y(0)，y(1)，…，y(k)，…]。

S113：插值器电路接收经过可配置滤波器电路整数倍上采样后的数据，进行插值操作，得到M＝2^LDN点适合FFT变换的数据，其中M和LDN的数值由控制逻辑单元确定，可以预先制定一个表以得到M和N的对应关系。

S120：可配置FFT处理单元接收所述前处理单元输出的M＝2^LDN点数据，并对其进行长度为M的FFT变换，然后将变换后的数据输出至后处理单元。具体来说该可配置FFT处理单元可以由若干基4单元和基2单元相串接并配合若干多路选择器所构成。每个基4/基2单元都对应着一个流水级，根据控制逻辑单元给出的控制信息对输入数据进行处理，并根据若干时钟门控单元控制这些基4/基2单元的关闭和开启。这些基4/基2单元内部的资源包括蝶形运算模块、存放旋转因子的查找表、用以实现Cooley-Tukey算法对应的乘法器、以及存放输入/输出数据的缓存等。

S130：后处理单元对所述可配置FFT处理单元输出的数据进行频域补偿、数据抽取及预映射处理后得到最终的DFT变换数据，需要指出的是，频域补偿和数据抽取过程是相互独立的，在实际处理过程中其顺序是可以根据需要改变的，但其基本的原理是一致的。具体来说，又可以分为如下步骤：

S131：频域补偿电路中的补偿因子产生逻辑子电路从补偿因子查找表中读取数据，产生补偿因子之后送入复数乘法器子电路与步骤S120中可配置FFT处理单元输出的结果相乘，并将相乘后的结果输入至数据抽取及预映射电路；

S132：数据抽取及预映射电路对S131的输出数据进行频域数据的抽取以获得需要的数据，并丢弃原来频带范围之外的数据；

S133：进行数据的预映射处理，即将子载波映射的部分处理和解比特反转结合起来，将数据直接写入用以子载波映射的存储器。

本发明通过前处理单元的上采样操作、可配置FFT处理单元的流水线式FFT变换以及后处理单元的频域补偿、数据抽取及预映射操作后，不仅可以高效地计算LTE上行链路所使用的DFT/IDFT，同时具有良好的可扩展性以适应未来的4G无线通信标准。

另外可配置变换长度的FFT相对于固定变换长度的FFT而言，避免了使用大点数的FFT来计算小点数的FFT，从而提高了数据吞吐率；同时可以关闭不需要工作的部分，也节省了功耗。

以上公开的仅为本发明的几个具体实施例，但本发明并非局限于此，任何本领域的技术人员能思之的变化，都应落在本发明的保护范围内。