用于微电子器件的布线层、包含其的微电子封装以及在用于微电子器件的布线层中形成多厚度导体的方法

摘要

一种用于微电子器件的布线层，包括含有第一沟槽(111，511)的第一区域(110，510)、含有第二沟槽(121，521)的第二区域(120，520)以及所述第一沟槽和第二沟槽中的导电材料(230，530)。所述第一沟槽具有第一深度(115)，第二沟槽具有与第一深度不同的第二深度(125)。

说明书

技术领域

本发明所公开的实施例总体上涉及微电子器件中的电路图案，更具体 而言涉及到在布线层的不同区域中具有不同厚度的电路图案。

背景技术

布线层上的电路通常是利用被称为半加成工艺(SAP)的技术制造的， 这种工艺在电介质材料表面上方形成导电特征。半加成工艺的特征是其在 特定布线层上的每个位置仅允许单个图案厚度。因此，如果在布线层的一 个区域中(例如在很多细小的信号迹线聚集在一起从管芯区域下方离开的 颈缩区域)必须将图案厚度保持在一定的最小厚度，则必须在布线层的其 他各处使用同样的最小厚度，包括在额外的可用空间允许更厚的迹线从而 为电子电路的阻抗控制提供更大裕量(如果细小迹线和间隔未施加厚度限 制的话)的层的主要布线区中，也必须使用同样的最小厚度。

附图说明

结合说明书附图中的附图阅读以下详细说明将更好地理解所公开的实 施例，在附图中：

图1和图2是根据本发明的实施例的用于微电子器件的布线层的一部 分的透视图；

图3是根据本发明的实施例的微电子封装的一部分的平面图；

图4是根据本发明的实施例的布线层的一部分的正视图；

图5是根据本发明的实施例的另一微电子封装的一部分的透视图；

图6为流程图，示出了根据本发明的实施例的形成用于微电子器件的 多厚度导体的方法；以及

图7是根据本发明的实施例的可用于对激光束动态地整形的掩模的平 面图。

为了说明的简单清晰，附图例示了构造的一般方式，可以省略对公知 特征和技术的描述和细节，以免不必要地使本发明所述的实施例模糊不清。 此外，附图中的元件未必是按比例绘制的。例如，图中一些元件的尺度可 能被相对于其他元件放大，以帮助改善对本发明的实施例的理解。不同附 图中的相同附图标记表示相同的元件。

说明书和权利要求中的术语“第一”、“第二”、“第三”、“第四”等(如 果有的话)用于区分类似元件，而未必用于描述特定的顺序或时间上的次 序。要理解的是，在适当环境下这样使用的术语是可以互换的，因此，这 里所述的本发明的实施例(例如)可以按不同于本文所述或所示的顺序工 作。类似地，如果这里所述的方法包括一系列步骤，本文给出的这些步骤 的次序未必是可以执行这些步骤的唯一次序，可以省略特定的所述步骤和/ 或可以向该方法添加这里未描述的一些其他步骤。此外，术语“包括”、“包 含”、“具有”及其任何变形意在覆盖非排他性的内涵，因此，包括一系列 要素的过程、方法、物品或设备未必受限于那些要素，而是可以包括未明 确列出或不固有地属于这种过程、方法、物品或设备的其他要素。

说明书和权利要求中的术语“左”、“右”、“前”、“后”、“顶”、“底”、 “上”、“下”等(如果有的话)用于描述性的目的，未必用来描述永久性 的相对位置。要理解的是，在适当环境下这样使用的术语是可以互换的， 因此，这里所述的本发明的实施例(例如)可以按不同于本文所述或所示 的取向工作。如本文所使用的，术语“耦合”被定义为以电气或非电气方 式直接或间接地连接。本文描述为彼此“相邻”的物体可以彼此物理接触， 彼此靠得很近或位于彼此相同的大致区域，只要适合于使用该短语的语境。 本文中出现“在一个实施例中”这一短语未必全部是指同一实施例。

具体实施方式

在本发明的一个实施例中，用于微电子器件的布线层包括包含第一沟 槽的第一区域、包含第二沟槽的第二区域以及第一沟槽和第二沟槽中的导 电材料。第一沟槽具有第一深度，第二沟槽具有第二深度，且第一深度与 第二深度不同。第一和第二沟槽中的导电材料是至少部分延伸于布线层表 面之下的信号迹线。

如上所述，如果使用半加成工艺来形成特定的信号迹线，那么对同一 布线层上的所有其他信号迹线都必须使用相同的厚度。在这种情形下，如 果特定的考虑(例如颈缩区域空间不足)需要特定的厚度，那么在布线层 的其他各处也必须使用相同的厚度，即使在不适用该考虑事项的区域也是 如此。随着半导体技术的发展使得能够越来越密集地装配越来越小的器件， 最小信号迹线厚度相应地减小(为了在形成这种迹线期间保持干膜抗蚀剂 的深宽比，这种减小是必要的)，这导致阻抗、阻抗变化、插入损耗等变差。 本发明的实施例消除了主要布线区域(该区域决定着电路的性能)中单个 厚度的限制，从而提供了在主要布线区域(或别处)中比在颈缩区域中形 成更厚的导体线的能力，因此改善了电气性能。

通常，较厚的迹线为阻抗、阻抗变化和插入损耗提供较好的裕量。在 至少一些实施例中，布线层的主要布线区域中的迹线厚度更加重要，本发 明的实施例允许(例如利用激光投射构图(LPP))双-厚度(或其他多-厚 度)激光形成沟槽，以确保适当的电气性能。如前一句所表明的那样，本 发明不限于仅仅有两种不同厚度的沟槽；利用本发明的实施例可以形成具 有任意数量不同厚度的沟槽。

作为特定的范例，在一代技术中布线层上的导体(通常为铜)迹线的 厚度目标可以是15微米，而在下一代技术中，成品率和衬底制造(和/或 其他)问题可能会迫使铜厚度的目标降到10微米，铜迹线之间的空间也为 10微米。(有时将细线和空间的这种特定布局缩写为“10/10L/S”。)对于半 加成工艺而言，铜厚度降低会影响整个布线层，包括主要布线区域，这对 电气性能不利。相反，本发明的实施例利用LPP工艺通过将导体线嵌入在 电介质材料中来形成导体线。这一基本差异允许在布线层的不同区域中改 变沟槽深度，由此使主要布线区域和颈缩区域中的迹线厚度解耦，并为用 根据本发明的实施例的技术制备的衬底提供更好的电气裕量。不再需要为 了满足颈缩区域中的迹线厚度要求而牺牲主要布线区域中的迹线厚度。(当 然，制造工艺局限和电气性能未必受限于半加成工艺的10微米厚度和/或 10/10L/S。)

现在参考附图，图1和图2为根据本发明的实施例的用于高密度互连 (HDI)衬底或板(或其他微电子器件)的布线层100的一部分的透视图。 (在下文中将把布线层的该部分简称为“布线层100”。)将布线层100的各 部分绘示为呈部分透明的，以便能看到布线层100的下方特征。

如图1所示，布线层100包括电介质材料199，电介质材料199具有包 含沟槽111的区域110(在虚线101和102之间)和包含沟槽121的区域 120(在虚线102和103之间)。例如，区域110可以是布线层100的颈缩 区域—即位于随后添加到布线层100上方的管芯(未示出)的覆盖区 (footprint)内的区域—且区域120可以是布线层100的布线区域—即位 于管芯覆盖区之外的区域。要理解的是，颈缩区域包含的用于布设迹线的 面积小于布线区域，因此在颈缩区域中必须将迹线做得比在布线区域中更 小且更紧密地装配在一起—通常是为了布设管芯凸点之间的输入/输出 (I/O)迹线。在下面描述的图3中也示出了区域110和120。

图1示出了在用导电材料填充之前的沟槽111和121，因此可以更加清 除地看出沟槽的尺度。沟槽111具有深度115，沟槽121具有深度125。深 度115和125彼此不同。在图示的实施例中，深度125大于深度115。

如图1所示，沟槽111和沟槽121具有对彼此开放的相邻末端，因此 两个沟槽彼此汇入到对方之中。(也可以将这些沟槽描述为单个沟槽的两部 分，下文有时会使用这种描述。)在沟槽111和121中设置导电材料将两 个沟槽彼此电耦合并制作出能够承载电流的信号迹线。

现在参考图2，布线层100还包括沟槽111和121中的导电材料230(例 如铜等)。沟槽111和121中的导电材料230形成布线层100中的迹线250 (例如细线迹线)。迹线250在区域110中具有宽度251，在区域120中具 有宽度252。在图2所示的实施例中，宽度252大于宽度251。应当指出， 迹线在扇出时通常会弯折，而在弯折处两端迹线可能会改变宽度。在各图 中使用图1和图2(以及下文所述的图5)中所示的突然的直线宽度变化， 以便更清除地示出宽度的变化。

在各实施例中，沟槽111和121之一或两者具有1：1(或大致1：1) 的深宽比。换言之，在那些实施例中，深度115和宽度251和/或深度125 和宽度252彼此相等或近似相等。在不同的实施例中，沟槽111和121之 一或两者具有其他深宽比。通常，为了制造，沟槽的宽度和深度通常通过1 和1.5到1之间的深宽比相关联。在这个意义上，对于10微米的沟槽宽度 使用10-15微米的深度。当然，深宽比越接近1，制造工艺的成品率和产量 通常越好，但这不表示将激光构图工艺限于这一深宽比范围，因为在一些 情况下可以使用大于1.5：1的深宽比，但通常这些较大的深宽比会影响工 艺成品率。

图3是根据本发明的实施例的微电子封装300的一部分的平面图。如 图3所示，微电子封装300包括布线层100和布线层100上方的管芯360。 管芯360被示为虚线以表示将其绘示为透明的，从而可以看到下方的互连 结构345。(尽管互连结构345被示为仅沿着管芯360的一个边沿或在一个 边沿下方，但在其他实施例中它们可以占据其他位置，而不是图示的这些 位置，或者除图示位置之外，它们还占据其他位置。此外，尽管管芯360 被示为正方形，但在其他实施例中它可以具有其他形状，且它可以比相对 于布线层100所示的更大或更小。)

如图所示，区域110包括迹线250必须在互连结构345(通常为管芯凸 点或焊盘)之间通过的区域。因为该区域中的空间比别处要有限得多，如 上所述，常常类比瓶颈而将区域110称为颈缩区域，瓶颈与瓶子的其他部 分相比较为狭窄。同样如上所述，由于可用于布设迹线的空间丰富，常常 将区域120称为主要布线区域，或者简单地称为布线区域。尽管仅仅把区 域120标记为图3中的管芯覆盖区左侧的区域，但应当理解，无论迹线实 际占据该空间的任何特定部分与否，位于管芯覆盖区外部的布线层100的 所有部分形成区域120的一部分，即布线区域。

图4是根据本发明的实施例的布线层100的一部分的正视图。如图4 所示，沟槽111包括底面410以及从底面410延伸开的侧壁420。沟槽111 还包括底面410和侧壁420之一之间的内角α以及底面410和另一个侧壁 420之间的内角β。(尽管图4中未示出，沟槽121也可以具有底面和侧壁， 并且它们可以具有与沟槽111中的底面410和侧壁420一样的彼此间的几 何关系。)在一个实施例中，角度α不大于大约120度。在同一或另一实 施例中，角度β不大于大约120度。在至少一个实施例中，角度α和角度 β彼此相等，且都不大于大约120度。在特定的实施例中，角度α不大于 大约100度且不小于大约90度。在各实施例中，沟槽121可以具有与针对 沟槽111所述的相同或类似的参数或几何关系。

图5是根据本发明的实施例的微电子封装500的一部分的透视图。如 图5所示，微电子封装500包括衬底540和衬底540上的管芯560。图中仅 示出了管芯560的一部分，且该部分是部分透明的，因此可以看到微电子 封装500下方的特征。衬底540包括布线层590，布线层590包括电介质材 料599，电介质材料599具有区域510(在虚线501和502之间)和区域520 (在虚线502和503之间)。区域510包含沟槽580的部分511。区域520 包含沟槽580的部分521。导电材料530位于沟槽580中。导电材料530和 沟槽580的部分511和521形成微电子封装500的迹线550(例如细线迹线)。

例如，布线层590可以类似于图1中首先示出的布线层100。因此，区 域510、区域520、导电材料530和迹线550可以分别类似于图1中首先示 出的区域110、区域120、导电材料130和迹线150。类似地，沟槽580的 部分511和部分521，包括它们的深宽比、内角和其他尺度可以分别类似于 也由图1中首先示出的沟槽111和沟槽121。与这种类似性相一致，沟槽 580的部分511具有第一深度，沟槽580的部分521具有第二深度，且第一 深度与第二深度不同。在图示的实施例中，第一深度小于第二深度。

现在将给出形成具有迹线的布线层的一般化工艺流程。首先，可以根 据现有技术中公知的技术进行构建材料的层压。在一个实施例中，可以利 用半固化完成所述层压，以实现尺度稳定性。第二，可以利用CO₂激光或另 一种激光钻出激光通孔，以便形成两个相邻层之间的互连。在一个实施例 中，可以与形成沟槽同时钻出(或以其他方式形成)通孔。

形成通孔之后，可以使用LPP工艺在衬底的表面上形成沟槽。如本文 别处更详细描述，然后可以利用根据本发明的实施例的技术实现双深度(或 其他多深度)沟槽。利用LPP形成的迹线通常由于LPP激光烧蚀工艺造成 的沟槽壁倾斜而具有大约4：1到5：1的深宽比(深度比宽度)。因此，减 小迹线深度允许界定更细小的迹线，在颈缩区域中这一特征尤其重要。可 以容易地调节沟槽深度以满足特定的电气和高速I/O要求。

在形成双深度(或其他多深度)沟槽之后，可以向衬底上的沟槽和通 孔上沉积无电镀铜。之后可以进行电解铜(或其他导电材料)的镀覆工艺。 最后，可以执行CMP工艺以便消除过镀覆的铜(或其他材料)并实现导体 线的隔离。这里应当指出，本发明的实施例不限于金属化方案，这意味着 金属化方案的任意组合都可以用于本发明的实施例。

图6为流程图，示出了根据本发明的实施例的形成用于微电子器件的 多厚度导体的方法600。方法600的步骤610是提供布线层。例如，布线层 可以类似于图1中首先示出的布线层100。

方法600的步骤620是在布线层中形成沟槽，该沟槽具有第一深度的 第一部分和第二深度的第二部分。例如，该沟槽可以类似于图5中首先示 出的沟槽580。沟槽的第一和第二部分可以分别类似于图5首先示出的沟槽 580的部分511和部分521。或者，沟槽的第一和第二部分可以分别类似于 图1中均首先示出过的沟槽111和沟槽121，沟槽本身可以类似于沟槽111 和121的组合。

在一个实施例中，步骤620包括利用激光对布线层的一部分进行烧蚀。 在该实施例的一种表现形式中，步骤620还包括利用灰度级掩模调节激光 的能量密度。灰度级掩模具有透射率不同的不同区域。因此，可以将灰度 级掩模制备成具有对激光能量不透明的若干区域以及不同程度地透射激光 能量的若干其他区域。透射区域可以对应于沟槽的第一和第二部分并与之 平直对准(line up)，对应于沟槽的较深部分的透射区域比对应于沟槽的 较浅部分的透射区域对激光能量的透射性更好。不透明部分可以对应于布 线层的不形成沟槽的区域并与之平直对准。例如，可以用玻璃或掺杂玻璃、 铜、铬、铝或另一种超薄金属(小于大约100纳米)、电介质材料等构造灰 度级掩模。在一些实施例中电介质材料可能是有利的，因为它们不受厚度 限制，而且因为与所用的金属厚度相同时它们比金属更加坚固。

在激光烧蚀实施例的另一表现形式中，步骤620还包括利用第一激光 烧蚀条件形成沟槽的第一部分以及利用第二激光烧蚀条件形成沟槽的第二 部分。例如，第一激光烧蚀条件可以是特定的激光能量值，第二激光烧蚀 条件可以是不同的激光能量值。作为另一个范例，第一激光烧蚀条件可以 是承载布线层的台面在激光下方运动的(或激光在布线层上方运动的)特 定速度，第二激光烧蚀条件可以是承载布线层的台面运动的(或激光在布 线层上方运动的)不同速度。

例如，可以利用二元掩模将沟槽的第一部分暴露于激光，并将沟槽的 第二部分屏蔽起来不受激光照射(或者视情况而定，反之亦然)。二元掩模 包含完全透射激光能量的部分和对其完全不透明的部分。适当构造的二元 掩模于是可以允许暴露布线层的特定区域而防止另一区域暴露。当如期望 地将特定区域暴露于激光之后，可以使用不同的二元掩模来允许暴露不同 的区域而屏蔽该特定区域。例如，第一二元掩模可以防止激光能量达到颈 缩区域而允许激光能量达到主要布线区域，而第二二元掩模则可以相反， 即，防止激光能量达到主要布线区域，同时允许其达到颈缩区域。通过这 种方式可以在不同的暴露条件下形成沟槽的第一和第二部分。

因为沟槽的第一和第二部分是在不同时间形成的，所以激光烧蚀实施 例的该表现形式可能需要另一步骤，即利用高精度定位系统将沟槽的第一 部分和第二部分接合在一起(stitch together)。因为这种接合需要高度 的精确性，因此在一个实施例中可以利用包括高精度运动设备和控制机构 等的定位系统来实现。

在激光烧蚀实施例的另一表现形式中，步骤620还包括对激光束动态 地整形，使得在激光束形成沟槽的第一部分时具有第一形状，而在其形成 沟槽的第二部分时具有第二形状。例如，对激光束动态地整形包括利用孔 隙控制激光束的宽度。如下文所述，图7示出了具有这种孔隙的掩模。

方法600的步骤630是在沟槽中设置导电材料。例如，导电材料可以 类似于图2中首先示出的导电材料230。在一个实施例中，步骤630包括在 沟槽中无电镀覆第一金属层，然后在沟槽中的第一金属层上方电解镀覆第 二金属层。要理解的是，该实施例或其他实施例可能会造成一定程度的过 镀覆，如后续步骤中进一步解释的，这个问题必须解决，以使得多厚度导 体正常工作。

方法600的步骤640是对导电材料进行电隔离。例如，必须除去在步 骤630中提到的过镀覆的铜或其他金属，以便使沟槽中的导电材料与位于 其他沟槽中及布线层上的其他位置或微电子器件中的其他位置的导电材料 电隔离。在一个实施例中，步骤630包括进行化学机械抛光(CMP)操作。

图7是根据本发明的实施例的可用于对激光束动态地整形的掩模700 的平面图。如图7所示，掩模700包括孔隙710，孔隙710具有宽度721的 区域711和宽度722的区域712。在图示的实施例中，宽度721是宽度722 尺寸的两倍。当布线层以恒定速度在激光下方运动时，通过掩模700投射 到布线层上的激光束照射区域711的边界之内的布线层部分所用的时间是 照射区域712的边界内的部分所用的时间的两倍。因此，区域711部分所 暴露到的激光能量是区域712部分的两倍。要理解的是，对孔隙710的尺 寸和形状和/或布线层相对于激光运动的速度做适当改变可以实现不同的 暴露梯度。

尽管已经参考特定实施例描述了本发明，但本领域的技术人员要理解， 可以做出各种改变而不脱离本发明的精神或范围。因此，本发明的实施例 的公开内容意在例示本发明的范围，而并非意在限制。本发明的范围应仅 限于所附权利要求所请求保护的范围。例如，对于本领域的普通技术人员 而言，显而易见的是本文所述的微电子封装和相关布线层和方法可以被实 现为各种实施例，对这些实施例的上述特定的讨论未必代表对所有可能实 施例的完整描述。

此外，已经结合特定实施例描述了益处、其他优点和问题的解决方案。 然而，益处、优点、问题的解决方案以及可能产生任何益处、优点或方案 或使其更明确的任何要素不应被视为任何或所有权利要求的关键、必需或 必要特征或要素。

此外，如果实施例和/或限制：(1)未在权利要求中被明确主张；且(2) 在等价原则下是或可能是权利要求中所述要素和/或限制的等价物，则本文 公开的实施例和限制并非是在贡献原则下呈献给公众的。