低导通阻抗功率场效应管VDMOS的制作方法

摘要

本发明公开了一种低导通阻抗功率场效应管VDMOS的制作方法，包括步骤：A.在硅基层上生长外延层；B.在外延层上生长场氧化层；C.向外延层中进行离子注入；D.淀积栅氧化层及多晶硅层。在外延层上生长场氧化层后，有一个向外延层中进行离子注入的工艺，既能降低外延层的掺杂浓度实现高击穿电压，又能降低导通电阻。

说明书

技术领域

本发明涉及一种半导体加工工艺，尤其涉及一种低导通阻抗功率场效应管VDMOS的制作方法。

背景技术

目前，MOS(功率场效应晶体管)尤其是VDMOS(垂直双扩散功率场效应晶体管)器件以其很大的输入阻抗、高的开关速度、电压控制、热稳定性好等一系列独特特点，在开关稳压电源、高频加热、计算机接口电路以及功率放大器等方面获得了广泛应用。

对于VDMOS等MOS型功率器件，获得足够高的BVPT(漏源击穿电压)和尽可能低的Ron(导通电阻)是设计中需要同时考虑的两个主要方面。对于耐压高的MOS器件，Ron主要由外延区电阻决定。外延层愈厚，电阻率越高，击穿电压也愈高，同时导通电阻也越大。因此，功率MOS器件存在击穿电压与导通电阻的矛盾。

如图1、图2所示，现有技术中，VDMOS包括N型VDMOS和P型VDMOS，两者结构类似，仅仅是导电类型相反。其显著特点是源极与漏极分别做在芯片的两面，形成垂直导电通道，多个单胞并联实现大功率。

以N型VDMOS为例，其制作工艺是在N+衬底<100>晶向上生长N-高阻外延层，外延层的厚度及掺杂浓度直接决定VDMOS的击穿电压，VDMOS制作过程是在外延层上采用平面自对准双扩散工艺，以此在水平方向形成与MOS结构相同的多子导电沟道，沟道长度一般只有1～2μm。当栅源电压VGS大于器件的开启电压Vth时，水平沟道表面形成强反型层，器件导通，当小于开启电压时，存在导电沟道，器件断开。改变栅压的大小，可以控制漏极电流的大小。为了实现高压，必须降低外延层的掺杂浓度，但会引起导通电阻的增大，因此，功率MOS器件存在击穿电压与导通电阻的矛盾。

发明内容

本发明的目的是提供一种既能降低外延层的掺杂浓度实现高击穿电压，又能降低导通电阻的低导通阻抗功率场效应管VDMOS的制作方法。

本发明的目的是通过以下技术方案实现的：

本发明的低导通阻抗功率场效应管VDMOS的制作方法，包括步骤：

A、在硅基层上生长外延层；

B、在外延层上生长场氧化层；

C、向外延层中进行离子注入；

D、淀积栅氧化层及多晶硅层。

由上述本发明提供的技术方案可以看出，本发明所述的低导通阻抗功率场效应管VDMOS的制作方法，由于在外延层上生长场氧化层后，有一个向外延层中进行离子注入的工艺，既能降低外延层的掺杂浓度实现高击穿电压，又能降低导通电阻。

附图说明

图1为现有技术中N型VDMOS的结构示意图；

图2为现有技术中P型VDMOS的结构示意图；

图3为本发明的VDMOS的关态耐压曲线示意图。

具体实施方式

本发明的低导通阻抗功率场效应管VDMOS的制作方法，其较佳的具体实施方式是，包括

步骤1、在硅基层上生长外延层，所述的硅基层可以为N型硅基层，所述的外延层为N型外延层；可以为N型硅基层，所述的外延层为N型外延层。

以N型硅基层为例：

步骤2、在外延层上生长场氧化层：首先在外延层上进行干法氧化，然后进行湿法氧化，再进行干法氧化，最终生成的场氧化层的厚度为9000—11000A，一般在10000A左右。

生长场氧化层的工艺温度范围为750℃—1100℃。

首先由低温升至高温，升温时间为96分钟左右，可以是86—106分钟，并维持高温时间120—140分钟，一般是130分钟左右。然后再降至低温，降温时间为25分钟左右，可以是15—35分钟。

其中，所述湿法氧化的时间为55—75分钟，一般为65分钟左右。

具体是先用干法氧化几分钟，然后长时间湿法氧化，最后再干法氧化。干法氧化生成的氧化层质量好，但速度慢；湿法氧化生成速度快，质量差一点。使用这样的淀积方法可以得到速度与质量折中的场氧层。

步骤3、向外延层中进行离子注入，可以为硼离子或磷离子或其它需要的离子。这部分普注能够有效的降低导通电阻，但注入浓度不能过高，否则将引起PN结的穿通。

步骤4、淀积栅氧化层及多晶硅层：淀积栅氧化层时采用干法氧化，其工艺温度范围为750℃—1000℃。

首先由低温升至高温，并维持高温时间70分钟左右，可以是60—80分钟，然后再降至低温，其中升温时间为70分钟左右，可以为60—80分钟，降温时间为156分钟左右，可以为146—166分钟。用Tsuprem4模拟生成栅氧化层的厚度为490A左右，可以为480-500A。

这一步可以生长高质量的栅氧化层，同时使前一步注入的等离子体实现再分布。并对淀积的多晶硅层进行光刻，刻蚀出多晶硅图形，然后对多晶硅进行一定的磷掺杂，降低多晶硅电阻。

步骤4之后还可以包括

步骤5、进行自对准双扩散工艺：在多晶硅层上开窗口，然后通过窗口向外延层中进行硼注入，并进行推阱。推阱的具体过程是指在高温下使被注入的硼扩散，其工艺温度范围为800℃--1050℃，首先由低温升至高温，并维持高温时间600分钟左右，可以为590—610分钟，然后再降至低温，其中升温时间为140分钟左右，可以为130—150分钟，降温时间为110分钟左右，可以为100—120分钟。推阱后用Tsuprem4提取Pbody(P体区)结深为2.64um.

之后，再注入磷，并进行退火氧化处理。由这两次扩散形成的横向结深之差可精确控制沟道的长度。

然后，再刻接触孔，并做ARSENIC(锌)注入，减小接触孔的电阻防止穿通。再淀积金属等。

如图3所示，可以看出，该器件能够承受的击穿电压在35V以上，能够用于板级电源的应用中；该图中横坐标表示源漏极间所加的电压，纵坐标表示源漏极之间流过的电流，可以看出，当电压为20V时，流过的电流为4.5安培，表示该器件整体导通阻抗非常低。本发明所述的低导通阻抗功率场效应管VDMOS的制作方法，由于在外延层上生长场氧化层后，有一个向外延层中进行离子注入的工艺，既能降低外延层的掺杂浓度实现高击穿电压，又能降低导通电阻。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。