半导体器件及其制造方法和具有该半导体器件的倒装芯片封装及其制造方法

摘要

本发明公开一种半导体器件及其制造方法和具有该半导体器件的倒装芯片封装及其制造方法。一种半导体器件可包括半导体芯片、保护层图形、凸块下金属(UBM)层和导电凸块。半导体芯片可包括焊盘和保护环。保护层图形可形成在半导体芯片上以暴露焊盘和保护环。UBM层可形成在保护层上并可直接与焊盘和保护环接触。导电凸块可形成在UBM层在焊盘上的一部分上。因此，UBM层和保护环可以直接彼此接触，从而不管UBM层的不同部分的厚度差，均匀的电流可以提供到焊盘上的UBM层。

说明书

本申请依据35U.S.C.§119要求于2007年8月30日在韩国知识产权局(KIPO)提交的韩国专利申请10-2007-0087663的优先权，其内容通过引用其全部而并入这里。

技术领域

本发明一般地涉及一种半导体器件、制造该半导体器件的方法、具有该半导体器件的倒装芯片封装和制造该倒装芯片封装的方法。更具体地，本发明涉及一种具有导电凸块的半导体器件、制造该半导体器件的方法、具有该半导体器件的倒装芯片封装和制造该倒装芯片封装的方法。

背景技术

一般地，可以在晶片上进行各种半导体制作工艺来形成多个半导体芯片。为了将半导体芯片安装在印刷电路板(PCB)上，可以在晶片上进行封装工艺来形成半导体封装。

作为示例，一种类型的半导体封装可以是倒装芯片封装。倒装芯片封装可包括彼此面对设置的半导体芯片和衬底。半导体芯片的焊盘和衬底的焊盘可以通过导电凸块以一对一的关系彼此电连接。底部填充层可以形成在半导体芯片和衬底之间，以保护导电凸块不受外部冲击。因此，制造倒装芯片封装的方法可包括在半导体芯片的焊盘上形成导电凸块的工艺。

根据形成导电凸块的传统方法，保护层图形形成在半导体芯片上以暴露半导体芯片的焊盘。凸块下金属(UBM)层形成在保护层图形上以电连接焊盘和UBM层。可以在UBM层上进行电镀工艺以在UBM层上形成导电凸块。

这里，半导体芯片可具有保护环。保护环可包括用于防止导电离子或电流突然流动进入到半导体芯片中的金属层。

被配置为接收保护环的沟槽可以沿半导体芯片的边缘部分形成。保护环可与焊盘一起形成。例如，金属层可以在半导体芯片的上表面和沟槽的内表面上形成。金属层可以被部分地蚀刻，以在半导体芯片的上表面上形成焊盘并且在沟槽的内表面上形成保护环。绝缘层图形可以在半导体芯片上形成。UBM层可以在绝缘层图形上形成。

因此，UBM层可以沿沟槽的内表面形成。这里，保护环在沟槽上端的一部分可以具有大于保护环在沟槽内表面上的其它部分的厚度的厚度。因此，UBM层在沟槽上端之上的一部分可以具有大于UBM层在沟槽内表面上的其它部分的厚度的厚度。其结果是，UBM层在沟槽下端的一部分可以具有相对薄的厚度。

UBM层的厚度差可以导致导电凸块的尺寸差。具体地，在用于形成导电凸块的电镀工艺中，电流可以流动通过UBM层。然而，足够量的电流不会流动通过UBM层的薄的部分，从而UBM层的薄的部分可以具有增大的电阻。其结果是，被安置于保护环之前和之后的凸块上的导电凸块可以具有不同的尺寸。这里，具有相对较小尺寸的导电凸块可以具有比具有相对较大尺寸的导电凸块的接触区小的接触区，从而倒装芯片封装会具有不好的电接合可靠性。

发明内容

根据本发明的方面，提供了一种包括导电凸块的半导体器件，通过不管UBM层的厚度差，提供通过UBM层的均匀的电流而使所述导电凸块具有基本相同的尺寸。

此外，根据本发明的另外的方面，提供了一种制造上述半导体器件的方法。

另外，根据本发明的方面，提供了一种包括上述的半导体器件的倒装芯片封装。

此外，根据本发明的方面，提供了一种制造上述倒装芯片封装的方法。

根据本发明一个方面的半导体器件包括半导体芯片、保护层图形、凸块下金属(UBM)层和导电凸块。半导体芯片包括焊盘和保护环。保护层图形形成在半导体芯片上，并暴露焊盘和保护环。UBM层形成在保护层上并直接与焊盘和保护环接触。导电凸块形成在焊盘上的UBM层的一部分上。

半导体芯片可进一步包括绝缘层图形，绝缘层图形具有在其中形成的沟槽。保护环可以部分形成在沟槽的内表面和与沟槽相邻的绝缘层图形的上表面上。

保护层图形可具有形成在其中的暴露保护环的开口。开口可以被UBM层填充。

替代地，保护层图形可具有形成在其中的完全暴露保护环地开口。该开口可以被UBM层填充。

根据本发明的另一方面，提供了一种制造半导体器件的方法。制备具有焊盘和保护环的半导体芯片。保护层图形形成在半导体芯片上，以暴露焊盘和保护环。UBM层形成在保护层上。UBM层直接接触焊盘和保护环。在焊盘上的UBM层的一部分上形成导电凸块。

制备半导体芯片的步骤可包括：在半导体芯片上形成具有沟槽的绝缘层图形；在绝缘层图形的上表面和沟槽的内表面上形成导电层；图形化导电层，以在绝缘层图形的上表面上形成焊盘并在沟槽的内表面上形成保护环。

图形化导电层的步骤可包括在位于沟槽外围的绝缘层图形上形成保护环。

形成保护层图形的步骤可包括：在半导体芯片、焊盘和保护环上形成保护层；图形化保护层，以形成具有暴露焊盘的第一开口和暴露保护环的第二开口的保护层图形。

这里，第二开口可以部分地暴露保护环。

替代地，第二开口可以完全地暴露保护环。

导电凸块可以通过电镀工艺来形成。

电镀工艺可包括：在UBM层上形成暴露焊盘上的UBM层的掩模图形，；向UBM层提供电流，以从被掩模图形暴露的UBM层的一部分中生长导电凸块。

该方法进一步可包括进行用于将导电凸块形成为具有球形的形状的回流工艺。

根据本发明的又一方面，提供了一种制造半导体器件的方法。该方法包括：在半导体芯片上形成具有沟槽的绝缘层图形；在绝缘层图形的上表面和沟槽的内表面上形成导电层；图形化导电层，以在绝缘层图形的上表面上形成焊盘并在沟槽的内表面上形成保护环；在半导体芯片、焊盘和保护环上形成保护层；图形化保护层，以形成具有暴露焊盘的第一开口和暴露保护环的第二开口的保护层图形；在保护层图形上形成凸块下金属(UBM)层，所述UBM层直接接触焊盘和保护环；在UBM层上形成部分地暴露焊盘上的UBM层的一部分的掩模图形；向UBM层提供电流，以从通过掩模图形暴露的UBM层的一部分中生长导电凸块。

第二开口可部分暴露保护环。

替代地，第二开口可完全暴露保护环。

根据本发明的又一方面，倒装芯片封装可包括半导体芯片、保护层图形、凸块下金属(UBM)层、导电凸块和衬底。半导体芯片包括焊盘和保护环。保护层图形形成在半导体芯片上，以暴露焊盘和保护环。UBM层形成在保护层上，并直接与焊盘和保护环接触。导电凸块形成在焊盘上的UBM层的一部分上。衬底通过导电凸块电连接到半导体芯片。

倒装芯片封装还可包括在半导体芯片和衬底之间形成的底部填充层。

倒装芯片封装还可包括安装在与衬底的第一面相对的衬底的第二面上的导电部件，其中，导电凸块安装在衬底的第一面上。

根据本发明的又一方面，提供了一种制造倒装芯片封装的方法。该方法包括制备具有焊盘和保护环的半导体芯片。在半导体芯片上形成保护层图形，以暴露焊盘和保护环。在保护层上形成UBM层。UBM层与焊盘和保护环直接接触。在焊盘上的UBM层的一部分上形成导电凸块。导电凸块安装在衬底上。

该方法还可包括在半导体芯片和衬底之间形成底部填充层。

该方法还可包括在衬底的第二面上安装导电部件。衬底的第二面可以与衬底的第一面相对，其中，导电凸块安装在衬底的第一面上。

根据本发明，UBM层和保护环可以直接彼此接触，从而不管UBM层的一部分的厚度差，均匀的电流都可以提供到焊盘上的UBM层。因此，焊盘上的导电凸块可具有基本均匀的尺寸。其结果是，倒装芯片封装可具有提高的电接合的可靠性。

附图说明

鉴于附图和附随的详细说明，本发明将变得更明显。通过示例的方式而不是限制的方式来提供这里说明的实施例，其中，相同的标号表示相同或相似的元件。附图不必要按比例绘制，取代的是将重点放在示出本发明的方面。在附图中：

图1是示出根据本发明的一些方面的半导体器件的实施例的剖视图；

图2是示出根据本发明的一些方面的半导体器件的另一实施例的剖视图；

图3至图9是示出制造图1中的半导体器件的方法的实施例的剖视图；

图10至图12是示出制造图2中的半导体器件的方法的实施例的剖视图；

图13是示出根据本发明的一些方面的倒装芯片封装的实施例的剖视图；

图14是示出根据本发明的一些方面的倒装芯片封装的另一实施例的剖视图；

图15和图16是示出制造图13中的倒装芯片封装的方法的实施例的剖视图；

图17和图18是示出制造图14中的倒装芯片封装的方法的实施例的剖视图。

具体实施方式

在下面参照附图来说明根据本发明的实施例。然而，本发明可以以许多不同的形式来实施，不应该被解释为限于在此阐述的示例性实施例。在附图中，为了清晰起见，可以放大层和区域的尺寸和相对尺寸。

应该理解的是，当元件或层被称作在另一元件或层上、连接到另一元件或层或者连合到另一元件或层时，它可以直接在另一元件或层上、直接连接到另一元件或层或者直接连合到另一元件或层，或者可存在中间元件或层。相反，当元件或层被称作直接在另一元件或层上、直接连接到另一元件或层或者直接连合到另一元件或层时，则不存在中间元件或层。相同的标号始终表示相同的元件。如这里所使用的，术语“和/或”包括一个或更多相关所列项的任何以及所有组合。

应该理解的是，虽然术语“第一”、“第二”、“第三”等可以在此用来说明各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语只是用来将一个元件、组件、区域、层或部分与另一区域、层或部分区分开。因此，在不脱离本发明的教学的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以用以下术语来称呼，第二元件、第二组件、第二区域、第二层或第二部分。

为了便于描述，在这里可使用空间相对术语比如“在...下面”、“在...以下”、“下面的”、“在...以上”、“上面的”等来说明如附图所示的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了附图所示的方向之外的在使用或操作中的装置的不同方向。例如，如果将附图中的装置翻转，则被描述为在其它元件或特征“以下”或“下面”的元件随后将被定位在其它元件或特征“以上”。因此，示例性术语“在...以下”可以包含以上和以下两个方向。装置可以被不同地定向(旋转90度或处于其它方向)并相应解释这里使用的空间相对描述符。

这里使用的术语只是为了描述特定示例性实施例的目的，目的不在于成为本发明的限制。如这里所使用的，除非上下文清楚地指出，否则单数形式意在也包括复数形式。还应该理解的是，当在该说明书中使用术语“包括”和/或“包括”时，表示存在所述特征、整体、步骤、操作、元件和/或组件，而不排除一个或更多其它特征、整体、步骤、操作、元件、组件和/或上述所组成的群组的存在或加入。

在此参照作为本发明的理想化的示例性实施例(和中间结构)的示意性示出的剖面示图来说明本发明的示例性实施例。如此，例如由于制造技术和/或公差导致的示出的形状的变化是可预料的。因此，本发明的示例性实施例不应该被解释为限制为在此示出的区域的具体形状，而是包括由于例如制造导致的形状的偏差。例如，示出为矩形的注入区将典型地在其边缘具有圆形的或弯曲的特征和/或注入浓度的梯度，而不是从注入区到非注入区的二元变化。同样，通过注入形成的掩埋区会在掩埋区和发生注入的表面之间的区域中导致一些注入。由此，附图所示的区域本质上是示意性的，它们的形状的目的不在于示出装置的区域的真实形状，且其目的不在于限制本发明的范围。

下面，将参照附图详细说明根据本发明的一些示例性实施例。

半导体器件

图1是示出根据本发明的一些方面的半导体器件的实施例的剖视图。

参照图1，该示例性实施例的半导体器件100可包括半导体芯片110、保护层图形130、UBM层140和导电凸块150。

半导体芯片110可包括通过多个半导体制作工艺形成的半导体结构(未示出)。半导体结构可具有最上导线(未示出)。最上导线可具有包括例如铜、铝等金属的接触焊盘112。阻挡层114可以在半导体芯片110上形成以暴露接触焊盘112。在该示例性实施例中，阻挡层114可包括例如氧化物的绝缘材料。

半导体芯片可以进一步包括绝缘层图形116。绝缘层图形116可以在半导体芯片110上形成。绝缘层图形116可具有暴露接触焊盘112的多个通孔117。此外，绝缘层图形116可具有沿半导体芯片110的边缘部分形成的沟槽118。这里，下保护环(未示出)可以位于沟槽118下面，用于防止湿气渗透到半导体芯片110中。在该示例性实施例中，下保护环可包括金属。

焊盘120可以在绝缘层图形116上形成。在该示例性实施例中，焊盘120可包括例如铝、铜等金属。此外，焊盘120可具有填充通孔117的插头122，从而焊盘120可以通过插头122电连接到接触焊盘112。

保护环124可在沟槽118的内表面上形成。保护环124可被安置于下保护环的上方。此外，保护环124可部分地形成在位于沟槽118上端的外围的绝缘层图形116上。这里，保护环124在绝缘层图形116上的一部分可对应于直接接触UBM层140的接触部分126。在该示例性实施例中，保护环124可包括与焊盘120的材料基本上相同的材料。因此，保护环124可包括例如铝、铜等金属。这里，在沟槽118上端的保护环124的上部可以具有大于在沟槽118下端的保护环124的下部厚度的厚度。即，如所示的，保护环124的上部可以从保护环124的下部向沟槽118的内空间突出。

保护层图形130可在绝缘层图形116上形成。保护层图形130可具有暴露焊盘120的第一开口132和局部暴露保护环124的接触部分126的第二开口134。在该示例性实施例中，保护环124以及焊盘120可以被保护层图形130暴露。

UBM层140可在保护层图形130上形成。UBM层140可以填补第一开口132和第二开口134。UBM层140可直接与焊盘120和保护环124接触。即，UBM层140可具有在第二开口134中的接触部分142，以直接与保护环124的接触部分126接触。

这里，UBM层140可以沿沟槽118中的保护环124的外形来形成。因此，UBM层140的上部可以具有大于UBM层140的下部和保护环124的厚度的厚度。在这种情况下，由于沟槽118中的UBM层140之间的厚度差导致不会给保护环124两侧的焊盘120上的UBM层140的部分提供均匀的电流。

相反，根据该示例性实施例，保护环124和UBM层140可以通过接触部分126和142彼此直接接触，从而电流可以流动通过沟槽118中的保护环124以及UBM层140。即，在该实施例中，在沟槽118中可以抑制电流流动的电阻不增加。其结果是，不管沟槽118中的UBM层140的厚度差，都可向UBM层140在焊盘120上的部分提供均匀电流。

导电凸块150可在放置于焊盘120上的UBM层140上形成。在该示例性实施例中，通过对UBM层140的电镀工艺，可形成导电凸块150。即，电流可以提供到UBM层140，以从UBM层140的上表面生长导电凸块150。这里，如上所述，由于保护环124和UBM层140可直接彼此接触，因此电流可以均匀地提供到UBM层140。因此，通过电镀工艺形成的导电凸块150可具有均匀的尺寸。此外，例如，在该示例性实施例中，导电凸块150可具有通过回流工艺形成的球形。

根据该示例性实施例，保护环和UBM层可以直接彼此接触，从而电流可以流动通过保护环和UBM层。因此，不管UBM层的厚度，电流可以均匀地提供到UBM层。其结果是，导电凸块可具有均匀的尺寸。

图2是示出根据本发明的方面的半导体器件的另一实施例的剖视图。

除了保护层图形和UBM层以外，该示例性实施例的半导体器件可包括与图1中的半导体器件的元件基本相同的元件。因此，相同的标号表示相同的元件，为了简短起见，在此省略了对相同元件的任何进一步的说明。

参照图2，根据该示例性实施例的半导体器件100a的保护层图形130a可具有暴露焊盘120的第一开口132a和暴露保护环124的第二开口134a。在该示例性实施例中，保护环124可以通过第二开口134a完全暴露。因此，UBM层140a可以形成在通过第二开口134a暴露的保护环124的整个表面上。其结果是，保护环124的整个表面可以直接与UBM层140a接触。

根据该示例性实施例，由于保护环的整个表面可以直接与UBM层接触，因此不管UBM层的厚度，电流可以更均匀地提供到UBM层。结果，导电凸块可具有更均匀的尺寸。

制造半导体器件的方法

图3至图9是示出了制造图1中的半导体器件的方法的剖视图。

参照图3，形成具有接触焊盘112和绝缘层图形116的半导体芯片110。在该示例性实施例中，如本领域的技术人员将会理解的，半导体芯片110可包括通过多个半导体制作工艺形成的半导体结构(未示出)。如本领域的技术人员还将会理解的，该半导体结构可包括最上导线(未示出)。最上导线包括接触焊盘112。接触焊盘112可包括例如铜、铝等的金属。在半导体芯片110上形成阻挡层114以暴露接触焊盘112。阻挡层114可包括例如氧化物的绝缘材料。在半导体芯片110上形成绝缘层图形116。绝缘层图形116被形成为具有暴露接触焊盘112的多个通孔117。此外，绝缘层图形116包括沿半导体芯片110的边缘部分形成的沟槽118。这里，在沟槽118的下面可提供可以防止湿气渗透到半导体芯片110中的下保护环(未示出)。

参照图4，在绝缘层图形116的上表面和沟槽118的内表面上形成导电层128。在该示例性实施例中，导电层128可包括铝、铜等。导电层128填补通孔117，从而通孔117电连接到接触焊盘112。这里，导电层128在沟槽118上端的上部具有大于导电层在沟槽118下端的下部的厚度的厚度。

参照图5，通过蚀刻工艺图形化导电层128，以形成焊盘120和保护环124。在接触焊盘112之上的绝缘层图形116上形成焊盘120，以通过插头122电连接到接触焊盘112。在该实施例中，在沟槽118的内表面和与沟槽118的上端相邻的绝缘层图形116的上表面上形成保护环124。

参照图6，保护层136可以形成在绝缘层图形116、焊盘120和保护环124的表面上。

参照图7，在保护层136上形成第一掩模图形160。第一掩模图形160可具有暴露焊盘120上的保护层136的第一开口161和暴露与沟槽118的上端相邻的绝缘层图形116上的保护层136的第二开口162。在该示例性实施例中，第一掩模图形160可包括光致抗蚀剂图形。可使用第一掩模图形160作为蚀刻掩模来蚀刻保护层136，以形成保护层图形130。因此，保护层图形130被形成为具有暴露焊盘120的第一开口132和暴露保护环124的接触部分126的第二开口134。

参照图8，作为示例，可通过灰化工艺和/或剥离工艺来去除第一掩模图形160。在保护层图形130上形成UBM层140，从而用UBM层140填补第一开口132和第二开口134。因此，焊盘120电连接到第一开口132中的UBM层140。此外，保护环124的接触部分126通过第二开口134中的UBM层140的接触部分142直接接触UBM层140。

这里，UBM层140的上部具有大于保护环124和UBM层140的下部的厚度的厚度。因为保护环124和UBM层140可以通过接触部分126和142直接彼此连接，所以电流可以流动通过沟槽118中的UBM层140和保护环124。其结果是，不管UBM层140的厚度差，电流可以均匀地提供到两个焊盘120上的UBM层140。

参照图9，在UBM层140上形成第二掩模图形170。第二掩模图形170可以具有暴露焊盘120上的UBM层140的开口171。在该示例性实施例中，作为示例，第二掩模图形170可包括光致抗蚀剂图形。

可以使用作为电镀掩模的第二掩模图形170来在UBM层140的上表面上进行电镀工艺以在UBM层140上形成导电凸块152。在该示例性实施例中，当电流提供到UBM层140时，通过氧化-还原反应从UBM层140的上表面生长导电凸块152。这里，如上所述，因为保护环124和UBM层140直接彼此连接，所以电流均匀地被提供到UBM层140。因此，通过电镀工艺形成的导电凸块152具有基本上均匀的尺寸。作为示例，然后可以通过的灰化工艺和/或剥离工艺等来去除第二掩模图形170。

可以在导电凸块152上进行回流工艺来形成球形的导电凸块150，从而完成图1中的半导体器件100。

这里，在该示例性实施例中，可以在单个的半导体芯片110上进行上述的工艺。替代地，可以在其中形成多个半导体芯片110的晶片上进行这些工艺，晶片可以沿划线切割来形成图1中的半导体器件100。

图10至图12是示出了制造图2中的半导体器件的方法的实施例的剖视图。

制造图2中的半导体器件的方法可包括与参照图3至图6示出的工艺基本上相同的工艺。因此，在此只将说明在参照图6示出的工艺之后的工艺。

参照图10，第一掩模图形160a可以在保护层136上形成。第一掩模图形160a具有暴露焊盘120上的保护层136(见图6)的第一开口161a和完全暴露与沟槽118的上端相邻的绝缘层图形116上的和沟槽118中的保护层136的第二开口162a。可以使用第一掩模图形160a作为蚀刻掩模来蚀刻保护层136，以形成保护层图形130a。因此，保护层图形130a可具有暴露焊盘120的第一开口132a和完全暴露保护环124的第二开口134a。

参照图11，作为示例，可以通过灰化工艺和/或剥离工艺来去除第一掩模图形160a。UBM层140a可以在保护层图形130a上形成，以填补第一开口132a和第二开口134a。因此，焊盘120电连接到第一开口132a中的UBM层140a。此外，整个保护环124可以与第二开口134a中的UBM层140a直接接触。

参照图12，第二掩模图形170可以在UBM层140a上形成。在UBM层140a上加入包括暴露焊盘120上的UBM层140a的开口171的第二掩模图形170。

可以使用作为电镀掩模的第二掩模图形170来在UBM层140a的上表面上进行电镀工艺，以在UBM层140a上形成导电凸块152。作为示例，然后通过的灰化工艺和/或剥离工艺等来去除第二掩模图形170。

在导电凸块152上进行回流工艺来形成球形的导电凸块150，从而完成图2中的半导体器件100a。

倒装芯片封装

图13是示出根据本发明的方面的倒装芯片封装的实施例的剖视图。

参照图13，该示例性实施例的倒装芯片封装200可包括半导体器件100、衬底210、底部填充层220和导电部件230。

这里，半导体器件100可包括与图1中的半导体器件的元件基本相同的元件。因此，相同的标号表示相同的元件，并且为了简洁起见，省略了对相同元件的任何进一步说明。

衬底210可布置在半导体器件100的下面。焊盘212可被布置在衬底210的上表面上。衬底210的焊盘212可对应于半导体器件100的导电凸块150。这里，通过提供均匀的电流，导电凸块150可具有均匀的尺寸。因此，可以保证在导电凸块150和焊盘212之间良好的可靠的接触。其结果是，显著地提高了衬底210和半导体器件100之间的电接合的可靠性。

底部填充层220可以形成在衬底210和半导体器件100之间，以保护导电凸块150不受外部冲击。

导电部件230可以安装在衬底210的下表面上。导电部件230可以通过衬底210中的电路图形(未示出)电连接到焊盘212和导电凸块150。即，导电部件230可以通过衬底210电连接到半导体器件100。在该示例性实施例中，导电部件230可包括焊料球。

根据该示例性实施例，具有均匀尺寸的导电凸块150可以安装在衬底的焊盘212上。因此，可以显著提高衬底和半导体器件之间的电接合的可靠性。

图14是示出根据本发明的方面的倒装芯片封装的另一实施例的剖视图。

参照图14，该示例性实施例的倒装芯片封装200a可包括半导体器件100a、衬底210、底部填充层220和导电部件230。

这里，半导体器件100a可包括与图2中的半导体器件的元件基本上相同的元件。因此，相同的标号表示相同的元件，并且为了简洁起见，省略了对相同元件的任何进一步的说明。

此外，倒装芯片封装200a的衬底210、底部填充层220和导电部件230可以分别与图13中的倒装芯片封装200的相应部分基本上相同。因此，为了简洁起见，省略对衬底210、底部填充层220和导电部件230的任何进一步的说明。

制造倒装芯片封装的方法

图15和图16是示出制造图13中的倒装芯片封装的方法的实施例的剖视图。

参照图15，可以在衬底210上安置半导体器件100。这里，半导体器件100的导电凸块150可以被布置为其方向向着衬底210。导电凸块150可安装在衬底210的焊盘212上。

参照图16，底部填充层220可以形成在衬底210和半导体器件100之间。导电部件230可安装在衬底210的下表面上，从而完成图13中的倒装芯片封装200。

图17和图18是示出了制造图14中的倒装芯片封装的方法的实施例的剖视图。

参照图17，半导体器件100a可安置在衬底210上。这里，半导体器件100a的导电凸块150可以被布置为其方向向着衬底210。导电凸块150可以安装在衬底210的焊盘212上。

参照图18，底部填充层220可形成在衬底210和半导体器件100a之间。导电部件230可以安装在衬底210的下表面上，从而完成图14中的倒装芯片封装200a。

根据本发明的一些示例性实施例，UBM层140和保护环124可以彼此直接接触。因此，在用于形成导电凸块150的电镀工艺中，电流可以流动通过保护环124以及UBM层140。因此，均匀的电流可以提供到UBM层140，从而导电凸块150可具有均匀的尺寸。其结果是，因为具有均匀尺寸的导电凸块可以安装在衬底210上，所以倒装芯片封装可以提高电接合的可靠性。

上述是本发明的示例，并不应该被解释为是本发明的限制。虽然已经说明了根据本发明的方面的一些示例性实施例，但是本领域的技术人员应该容易了解，实质上不偏离本发明的新颖教学和优点的情况下，可以在示例性实施例中做出许多修改。因此，所有这样的修改意在被包括在本发明的范围内。在权利要求中，结构加功能条款意在覆盖在这里如进行叙述的功能而说明的结构以及结构性相等和相等的结构。因此，将理解的是，上述内容是本发明的示例，不应该被解释为被限制于公开的特定示例性实施例，并且对公开的示例性实施例的修改以及其它示例性实施例意在被包括在所附权利要求的范围内。本发明由以下权利要求和被包括在其中的等价权利要求限定。