测量重叠误差的半导体器件和方法、光刻设备及器件制造方法

摘要

一种半导体器件，用于测量在半导体衬底上的重叠误差，包括第一和第二晶体管。每一个晶体管包括与栅极相关的两个扩散区域，每一个晶体管的扩散区域配置在第一方向上。第二晶体管配置在与第一方向垂直的第二方向上与第一晶体管相邻处。第一和第二栅极中每一个都有不均匀的形状，而且第二栅极的方向相对于第一栅极的方向以这样一种方式设定：重叠误差对于第二晶体管的器件参数的影响效果与重叠误差对于第一晶体管的器件参数的影响效果相比，具有相反的符号。

说明书

技术领域

本发明涉及一种测量重叠误差(overlay error)的半导体器件、一种测量重叠误差的方法、一种光刻设备和一种制造器件的方法。

背景技术

光刻设备是一种将所需图案应用到衬底上(通常应用到所述衬底的目标部分上)的机器。例如，可以将光刻设备用在集成电路(IC)的制造中。在这种情况下，可以将可选地被称为掩模或标线(recticle)的图案形成装置用于产生将被形成在所述IC的单层上的电路图案。可以将该图案转移到衬底(例如，硅晶片)上的目标部分(例如，包括一个或几个管芯的一部分)。典型地，经由成像将所述图案转移到在所述衬底上设置的辐射敏感材料(抗蚀剂)层上。通常，单个的衬底将包含连续被形成图案的相邻目标部分的网络。公知的光刻设备包括：所谓的步进机，在所述步进机中，通过将全部图案一次曝光到所述目标部分上来照射每一个目标部分；以及所谓的扫描器，在所述扫描器中，通过沿给定方向(“扫描”方向)利用辐射束扫描所述图案、同时沿与该方向平行或反向平行的方向扫描所述衬底来照射每一个目标部分。还可以通过将所述图案压印(imprinting)到所述衬底上，而将所述图案从所述图案形成(patteming)装置转移到所述衬底。

集成电路由多个单层形成，其中每个单层都根据按照上面解释的特定图案被形成图案。每一个图案化层与先前的图案化层必定有一定对齐或重叠，以确保能够形成所设计的集成电路，其中所述层位于先前的图案化层上。因此，光刻工艺需要所有图案互相对齐。对齐精度的测量就是所谓的连续图案之间的重叠，即一个图案叠合在之前创建的图案上。重叠层的不重合通常被称作重叠误差。

重叠能够借助重叠标记(overlay marker)来以光学的方式测量，所述重叠标记包括在第一图案形成步骤中在第一层上制作的一部分和在随后的图案形成步骤中在后续层上制作的另一部分。这两部分的相对位置用作重叠的测量参考。这个过程能够根据需要在集成电路的生产进程中重复多次。

重叠也能在集成电路的生产进程完成后、借助电子测量工具来测量，其中所述电子测量工具基本上将成品率关联到重叠。典型地，这种电子测量工具提供简单的布尔逻辑结果，即两层之间是否存在短路。典型地，现有技术将电子测量工具应用到带有多种已知偏移的结构阵列，其中所述偏移在特定的重叠误差发生时引起短路或开路。测量所有结构，工作/不工作之间的断点确定重叠。重叠误差不能以小于固有偏移的精度被确定。这种工作方式的缺陷是有细致纹理的测量需要大量的结构和测量工具。

发明内容

本发明旨在提供一种制造器件的方法，其包括由与现有技术中的方法相比具有相对较高精度的电子测量工具进行的重叠确定。

在一个方面中，本发明涉及一种用于确定在半导体衬底上的重叠误差的半导体器件，其中所述半导体衬底包括第一晶体管和第二晶体管；第一晶体管包括与第一栅极相关的第一和第二扩散区域；

第二晶体管包括与第二栅极相关的第三和第四扩散区域；

第一和第二栅极中的每一个都具有不均匀的形状，而且

第二栅极的方向相对于第一栅极的方向以这样一种方式设定：重叠误差对于第二晶体管的器件参数的影响效果(effect)与重叠误差对于第一晶体管的器件参数的影响效果相比，具有相反的符号。

对比上面讨论的仅仅允许确定重叠误差的离散值的现有方法，本发明的优势在于：可允许在连续的刻度上进行重叠误差的测量。

在第二方面中，本发明涉及一种半导体器件的制造方法，其中所述半导体器件用于确定在半导体衬底上的重叠误差，所述方法包括：

-将第一晶体管和第二晶体管设置在半导体衬底上；

-为第一晶体管设置与第一栅极相关的第一和第二扩散区域；

-为第二晶体管设置与第二栅极相关的第三和第四扩散区域；

所述方法还包括：

-为分别形成第一和第二晶体管而形成半导体衬底的第一和第二半导体表面区域；

-在第一半导体表面区域上生成第一栅极并在第二半导体表面区域上生成第二栅极；

所述第一和第二栅极中的每一个都具有不均匀的形状，以及

所述第二栅极的方向相对于第一栅极的方向以这样一种方式设定：重叠误差对于第二晶体管的器件参数的影响效果与重叠误差对于第一晶体管的器件参数的影响效果相比，具有相反的符号。  

在第三方面中，本发明涉及一种测量在半导体衬底上的光刻图案的重叠误差的方法，所述光刻图案包括至少一个包括第一晶体管和第二晶体管的半导体器件；所述第一晶体管包括与第一栅极相关的第一和第二扩散区域；

所述第二晶体管包括与第二栅极相关的第三和第四扩散区域；

第一和第二栅极中的每一个都具有不均匀的形状，而且第二栅极的方向相对于第一栅极的方向以这样一种方式设定：重叠误差对于第二晶体管的器件参数的影响效果与重叠误差对于第一晶体管的器件参数的影响效果相比，具有相反的符号；

所述方法包括：

-确定至少一个半导体器件的第一晶体管的器件参数的第一值；

-确定至少一个半导体器件的第二晶体管的器件参数的第二值，以及

-确定第一晶体管的器件参数的第一值和第二晶体管的器件参数的第二值之间的器件参数差。

在第四方面中，本发明涉及一种光刻设备，包括：照射系统，其被构造用于调节辐射束；图案形成装置支架，其被构造用于支撑图案形成装置，所述图案形成装置能够在其横截面方向把图案赋给辐射束，以形成图案化辐射束；衬底台，其被构造用于保持衬底；干涉仪装置，用于确定衬底台的位置；以及投影系统，其被构造用于将所述图案化辐射束投影到所述衬底的目标部分上；

所述光刻设备还包括输入口、处理器、存储器和输出口；

所述处理器与输入口、存储器和输出口相连；

所述处理器被配置用于通过输入口与至少一个半导体器件进行电连接；

所述至少一个半导体器件被配置用于确定在包括第一晶体管和第二晶体管的半导体衬底上的重叠误差；所述第一晶体管包括与第一栅极相关的第一和第二扩散区域；所述第二晶体管包括与第二栅极相关的第三和第四扩散区域；

第一和第二栅极中的每一个都具有不均匀的形状，而且

第二栅极的方向相对于第一栅极的方向以这样一种方式设定：重叠误差对于第二晶体管的器件参数的影响效果与重叠误差对于第一晶体管的器件参数的影响效果相比，具有相反的符号；

所述处理器被配置用于：

-接收第一信号，所述第一信号包括至少一个半导体器件的第一晶体管的器件参数的第一值；

-接收第二信号，所述第二信号包括至少一个半导体器件的第二晶体管的器件参数的第二个值；

-确定至少一个半导体器件的第一晶体管的器件参数的第一值和第二晶体管的器件参数的第二值之间的器件参数差；

-由器件参数差确定重叠误差值。

在第五方面中，本发明涉及在计算机介质上、将被计算机加载的计算机程序，所述计算机包括处理器、存储器、输入口和输出口，所述存储器与处理器相连，并且所述输入口和输出口中的每个都与处理器相连，所述计算机为光刻设备的一部分，所述光刻设备包括：照射系统，其被构造用于调节辐射束；图案形成装置支架，其被构造用于支撑图案形成装置，所述图案形成装置能够在其横截面方向把图案赋给辐射束，以形成图案化辐射束；衬底台，其被构造用于保持衬底；干涉仪装置，用于确定衬底台的位置；以及投影系统，其被构造用于将所述图案化辐射束投影到所述衬底的目标部分上；

所述处理器被构造用于通过输入口与至少一个半导体器件进行连接；

所述至少一个半导体器件用于确定在包括第一晶体管和第二晶体管的半导体衬底上的重叠误差；所述第一晶体管包括与第一栅极相关的第一和第二扩散区域；所述第二晶体管包括与第二栅极相关的第三和第四扩散区域；

第一和第二栅极中的每一个都具有不均匀的形状，而且第二栅极的方向相对于第一栅极的方向以这样一种方式设定：重叠误差对于第二晶体管的器件参数的影响效果与重叠误差对于第一晶体管的器件参数的影响效果相比，具有相反的符号；

所述计算机程序产品在加载后允许处理器进行：

-接收第一信号，所述第一信号包括至少一个半导体器件的第一晶体管的器件参数的第一值；

-接收第二信号，所述第二信号包括至少一个半导体器件的第二晶体管的器件参数的第二值；

-确定至少一个半导体器件的第一晶体管的器件参数的第一值和第二晶体管的器件参数的第二值之间的器件参数差。

在第六方面中，本发明涉及一种器件制造方法，包括：将光刻图案从图案形成装置转移到衬底上，还包括测量在半导体衬底上的光刻图案的重叠误差，所述光刻图案包括至少一个包括第一晶体管和第二晶体管的半导体器件的一部分；所述第一晶体管包括与第一栅极相关的第一和第二扩散区域；

所述第二晶体管包括与第二栅极相关的第三和第四扩散区域；

第一和第二栅极中的每一个都具有不均匀的形状，而且第二栅极的方向相对于第一栅极的方向以这样一种方式设定：重叠误差对于第二晶体管的器件参数的影响效果与重叠误差对于第一晶体管的器件参数的影响效果相比，具有相反的符号；

所述方法包括：

确定至少一个半导体器件的第一晶体管的器件参数，

确定至少一个半导体器件的第二晶体管的器件参数，以及

确定至少一个半导体器件的第一晶体管的器件参数的第一值和第二晶体管的器件参数的第二值之间的器件参数差。

附图说明

现在仅作为示例并参照示意性附图描述本发明的实施例，其中相应的附图标记表示相应的部分，并且其中：

图1示出根据本发明的实施例的光刻设备；

图2示出根据本发明的实施例的测量重叠的半导体器件的顶视图；

图3示出测量重叠的半导体器件的原理；

图4示出测量重叠的半导体器件的第一区域的剖面图；

图5示出测量重叠的半导体器件的第二区域的剖面图；

图6示出如图2所示的半导体器件的布局；

图7示出根据本发明的另一个实施例的测量重叠的半导体器件的俯视图；

图8示出根据本发明的另一个实施例的测量重叠的半导体器件的俯视图；

图9示出如图8所示的半导体器件的剖面图；

图10示出根据本发明的另一个实施例的测量重叠的半导体器件的俯视图；

图11示出如图10所示的半导体器件的剖面图；

图12示出根据本发明的实施例的装配的半导体器件的俯视图；

图13示出根据另一个实施例的装配的半导体器件的俯视图；

图14示出根据本发明的另一个实施例的测量重叠的半导体器件的俯视图；

图15示出光刻设备的电路。

具体实施方式

图1示意性示出根据本发明的一个实施例的光刻设备。所述设备包括：

-照射系统(照射器)IL，其被构造用于调节辐射束B(例如，紫外线辐射或极紫外线辐射)；

-支架结构(例如，掩模台)MT，其被构造用于支撑图案形成装置(例如，掩模)MA，并且与第一定位器PM相连，所述第一定位器PM被构造用于根据特定参数对所述图案形成装置进行精确地定位；

-衬底台(例如，晶片台)WT，其被构造用于保持衬底(例如，涂有抗蚀剂的晶片)W，并且与第二定位器PW相连，所述第二定位器PW被构造用于根据特定参数对所述衬底进行精确地定位；以及

-投影系统(例如，折射式投影透镜系统)PS，其被构造用于通过图案形成装置MA将被赋予所述辐射束B的图案投影到所述衬底W的目标部分(例如，包括一个或更多管芯)上。

所述照射系统可以包括各种类型的光学部件，诸如折射型、反射型、磁性型、电磁型、静电型或其他类型的光学部件、或其任意组合，以导引、成形、或控制辐射。

所述支架结构支撑(即负担)所述图案形成装置的重量。所述支架结构按照依赖于所述图案形成装置的方位、所述光刻设备的设计、以及其他条件的方式(例如，是否将图案形成装置保持在真空环境中)，来保持所述图案形成装置。所述支架结构可以使用机械、真空、静电、或其他夹持技术以保持所述图案形成装置。所述支架结构可以是框架或台子，所述框架或台子例如可以根据需要是固定的或是可移动的。所述支架结构可以确保所述图案形成装置例如相对于所述投影系统处于所需位置。文中术语“标线”或“掩模”的任何使用可以认为与更上位的术语“图案形成装置”同义。

应该将这里使用的术语“图案形成装置”广义地解释为能够在横截面内对辐射束赋予图案、以便在所述衬底的目标部分中创建图案的任意装置。应该指出的是，例如如果所述图案包括相移特征或所谓的辅助特征，则被赋予所述辐射束的所述图案可能不是精确地与所述衬底的目标部分中的所需图案相对应。通常，被赋予所述辐射束的所述图案与在所述目标部分中创建的器件中的具体功能层相对应，例如集成电路。

所述图案形成装置可以是透射的或是反射的。图案形成装置的示例包括：掩模、可编程反射镜阵列、和可编程LCD面板。掩模在光刻中是众所周知的，并且包括诸如二元掩模类型、交替相移掩模类型、衰减相移掩模类型和各种混合掩模类型之类的掩模类型。可编程反射镜阵列的示例采用小反射镜的矩阵排列，可以独立地倾斜每一个小反射镜，以便沿不同方向反射入射辐射束。所述已倾斜的反射镜将图案赋给由所述反射镜矩阵反射的辐射束。

应该将这里使用的术语“投影系统”广义地解释为包括任意类型的、对于所使用的曝光辐射或者对于诸如浸没式液体的使用或真空的使用等其他因素来说是适当的投影系统，包括折射型、反射型、反射折射型、磁性型、电磁型和静电型光学系统、或其任意组合。这里术语“投影透镜”的任何使用可以认为是与更上位的术语“投影系统”同义。

如这里所示的，所述设备是透射型的(例如，采用透射掩模)。替代地，所述设备可以是反射型的(例如，采用如上所述类型的可编程反射镜阵列，或采用反射掩模)。

所述光刻设备可以是具有两个(双台)或更多衬底台(和/或两个或更多掩模台)的类型。在这种“多台”机器中，可以并行地使用附加的台，或可以在一个或更多台上执行预备步骤，同时将一个或更多其他台用于曝光。

所述光刻设备还可以是这样的类型：其中，所述衬底的至少一部分可以用具有相对较高折射率的液体(例如，水)覆盖，以便填充所述投影系统和所述衬底之间的空间。还可以将浸没液体应用到所述光刻设备中的其他空间，例如在所述掩模和所述投影系统之间。浸没技术是本领域的公知技术，用于增加投影系统的数值孔径。如这里使用的术语“浸没”(immersion)并不意味着必须将诸如衬底之类的结构浸没到液体中，而是仅意味着在曝光期间，液体位于所述投影系统和所述衬底之间。

参考图1，所述照射器IL从辐射源SO接收辐射束。所述源和所述光刻设备可以是单独实体，例如，当所述源是受激准分子激光器时。在这种情况下，不会认为所述源形成所述光刻设备的一部分，并且通过例如包括合适的引导镜和/或扩束器的束传递系统BD的帮助，将所述辐射束从所述源SO传到所述辐射器IL。在其他情况下，所述源可以是所述光刻设备的一体部分，例如当所述源是汞灯时。可以将所述源SO和所述辐射器IL、以及如果需要时的所述束传递系统BD一起称作辐射系统。

所述辐射器IL可以包括调节器AD，用于调节所述辐射束的角强度分布。通常，可以对所述辐射器的光瞳面中的强度分布的至少所述外部和/或内部的径向范围(一般分别称为σ-外部和σ-内部)进行调节。此外，所述辐射器IL可以包括各种其他部件，例如积分器IN和聚光器CO。可以将所述辐射器用于调节所述辐射束，以在其横截面中具有所需的一致性和强度分布。

所述辐射束B入射到保持在所述支架结构(例如，掩模台MT)的所述图案形成装置(例如，掩模MA)上，并且通过所述图案形成装置来形成图案。如果已经横穿所述掩模MA，所述辐射束B通过所述投影系统PS，所述PS将所述束聚焦到所述衬底W的目标部分C上。通过第二定位器PW和定位传感器IF(例如，干涉仪装置、线性编码器或电容传感器)的帮助，可以精确地移动所述衬底台WT，例如以便将不同的目标部分C定位到所述辐射束B的辐射路径中的。类似地，例如在来自掩模库的机械修补之后，或在扫描期间，可以将所述第一定位器PM和另一个定位传感器(图1中未明确示出)用于将所述掩模MA相对于所述辐射束B的辐射路径精确地定位。通常，可以通过形成所述第一定位器PM的一部分的长行程模块(粗定位)和短行程模块(精定位)来实现所述衬底台WT的移动。类似地，可以通过形成所述第二定位器PW的一部分的长行程模块和短行程模块来实现所述衬底台WT的移动。在步进机的情况下(与扫描器相反)，所述掩模台MT可以仅与短行程致动器相连，或可以是固定的。可以使用掩模对齐标记M1、M2和衬底对齐标记P1、P2来对齐掩模MA和衬底W。尽管所示的所述衬底对齐标记占据了专用目标部分，但是他们可以位于目标部分之间的空间内(这些公知为划线对齐标记)。类似地，在将多于一个管芯设置在所述掩模MA上的情况下，所述掩模对齐标记可以位于所述管芯之间。

可以将所述设备用于以下模式的至少之一：

1.在步进模式中，将所述掩模台MT和所述衬底台WT保持为实质静止，而将赋予到所述辐射束的整个图案一次(即，单一的静态曝光)投影到目标部分C。然后将所述衬底台WT沿X和/或Y方向移动，使得可以对不同目标部分C曝光。在步进模式中，曝光场的最大尺寸限制了在单一静态曝光中成像的所述目标部分C的尺寸。

2.在扫描模式中，在将赋予所述辐射束的图案投影到目标部分C的同时，将所述掩模台MT和所述衬底台WT同步地进行扫描(即，单一动态曝光)。所述衬底台WT相对于所述掩模台MT的速度和方向可以通过所述投影系统PS的(缩小)放大率和图像反转特征来确定。在扫描模式中，曝光场的最大尺寸限制了单一动态曝光中的所述目标部分的宽度(沿非扫描方向)，而所述扫描运动的长度确定了所述目标部分的高度(沿所述扫描方向)。

3.在另一个模式中，将所述掩模台MT保持为实质静止地保持可编程图案形成装置，并且在将赋予所述辐射束的图案投影到目标部分C的同时，对所述衬底台WT进行移动或扫描。在这种模式中，通常采用脉冲辐射源，并且在所述衬底台WT的每一次移动之后、或在扫描期间的连续辐射脉冲之间，根据需要更新所述可编程图案形成装置。这种操作模式易于应用于利用可编程图案形成装置的无掩模光刻中，例如如上所述类型的可编程反射镜阵列。

也可以采用上述模式或完全不同的模式的组合和/或变体。

图2示出根据本发明第一个实施例的测量重叠的半导体器件的俯视图。

在半导体衬底100上，测量重叠的半导体器件1包括两个场效应晶体管T1和T2。

第一场效应晶体管T1沿Y方向延伸，并且包括第一扩散区域A1、第二扩散区域A2以及位于第一和第二扩散区域A1、A2之间的第一沟道区域R1(未示出)。

不均匀(non-uniform)的栅极G1、G2位于第一沟道区域R1上方，其包括第一栅极部G1和第二栅极部G2。第一栅极部G1和第二栅极部G2互相平行地在第一扩散区域A1和第二扩散区域A2之间延伸。

由于第一栅极部G1的栅极长度(沿Y方向)与第二栅极部的栅极长度(沿Y方向)不同，所以所述栅极G1、G2是不均匀的：在沟道区域R1上的不均匀的栅极的第一栅极部G1具有长度L1，即沿着从第一扩散区域A1到第二扩散区域A2的方向。第二栅极部G2具有长度L2。第一栅极部G1的长度L1小于第二栅极部G2的长度L2。

第二场效应晶体管T2在与Y方向垂直的第二方向(X方向)上与第一场效应晶体管T1相邻。

第一和第二晶体管在X方向上由隔离区域(例如，浅沟隔离STI)互相分隔开。

在这个实施例中，第二场效应晶体管T2具有与第一场效应管T1大致相似的布局。第二晶体管T2的布局是第一场效应晶体管T1相对于沿Y方向延伸的镜面线M的镜面对称图像。

第二晶体管T2沿Y方向延伸，并且包括第三扩散区域A3、第四扩散区域A4以及位于第三和第四扩散区域A3、A4之间的第二沟道区域R2(未示出)。

第二不均匀的栅极G3、G4位于第二沟道区域R2的上方，其包括第三栅极部G3和第四栅极部G4。

第二场效应晶体管T2的第三栅极部G3与相邻的第一场效应晶体管T1的第二栅极部G2通过垂直于镜面线M的连接线CG相连接。

第二不均匀的栅极的第三栅极部G3具有第三栅极长度L3，大致等于第二栅极部G2的第二栅极长度L2。

第四栅极部G4具有第四栅极长度L4。第四栅极部G4的第四栅极长度L4小于第三栅极部G3的第三栅极长度L3.

由于第一和第二晶体管T1、T2被设计成关于镜面线M镜面对称，第二晶体管T2的第四栅极部G4的第四栅极长度L4基本上与第一晶体管T1的第一栅极部G1的第一栅极长度L1相同。

扩散区域A1、A2、A3、A4和沟道区域R1、R2的尺寸W(沿X方向)也大致相同。

每一个晶体管T1(或T2)包括对应于其一个扩散区域A1(或A3)的第一扩散触点C1(或C3)、对应于其另一个扩散区域A2(或A4)的第二扩散触点C2(或C4)，以及对应于不均匀的栅极G1、G2(或G3、G4)的栅极触点。

将第一和第二场效应晶体管设计成平行的结构，其中，第二不均匀栅极的方向相对于第一不均匀栅极的方向以这样一种方式设定：重叠误差对于第二晶体管的器件参数的影响效果与重叠误差对于第一晶体管的器件参数的影响效果相比，具有相反的符号。

在这个实施例中，第二场效应晶体管T2基本上与第一场效应晶体管T1相同，且第一和第二场效应晶体管设计成基本上镜面对称的布局。相应地，第一晶体管中重叠误差的影响效果的第一幅度将与第二晶体管中重叠误差的影响效果的第二幅度基本上相等，但是在第一晶体管上的影响效果将与在第二晶体管上的影响效果具有相反的符号。

应该指出的是，在另一个实施例中，替代在栅极平面上施加连接线G5，也可以将连接线实现为在例如金属-1平面处的互连线。

可采用标准的光刻工艺(例如采用互补金属氧化物半导体(CMOS)技术)来制造上述半导体器件。

制造半导体器件可以包括以下一系列步骤(参考图2、4和5)：

通过依次进行光刻、刻蚀、绝缘体(例如，二氧化硅)沉积和化学机械抛光(CMP)，而将浅沟隔离区域STI限定在半导体衬底上。所述浅沟隔离STI对要创建第一和第二晶体管T1、T2的半导体表面区域进行划分。

如果需要，在接下来的步骤中，进行阱区离子注入。接着，在栅极材料沉积之后，栅极电介质G沉积在衬底的半导体表面上。然后，由光刻和刻蚀限定第一和第二晶体管T1、T2的不均匀栅极G1、G2或G3、G4和两个栅极之间的连接线G5。可能要进行附加注入(additional implantation)(采用栅极作为掩模)。在接下来的步骤中，创建隔离体(SP)。然后，对源极/漏极区域A1、A2、A3、A4进行离子注入，获得重掺杂漏极(HDD)性状。此后，可以硅化源极/漏极区域和栅极。在下一步中，通过触点堆的沉积、光刻、触点孔刻蚀、触点孔填充(例如用钨)和平坦化(CMP)，形成与源漏极区段和不均匀的栅极的触点。

根据本发明，栅极的限定包括生成不均匀的栅极G1、G2或G3、G4。

应该指出的是，如上所述根据本发明的半导体器件的制造工艺仅起说明作用，可替代的实现方式为本领域的技术人员所知。

以下，将参考图4和5对第一和第二晶体管T1、T2的构造进行更详细的说明。

图3示出根据第一个实施例的用于测量重叠的半导体器件的原理。

在图3中示出根据第一个实施例的两个半导体器件1，1’。

通过半导体器件1或1’测量重叠的原理是基于用于匹配一对晶体管的测量技术。当场效应晶体管T1、T2在半导体衬底上以相对较近的距离分隔开时，诸如场效应晶体管T1、T2这样的基本上相同的器件具有基本上相同的性能。在上下文中，场效应晶体管的性能可能与器件参数有关，诸如导通电流、截止电流或所述晶体管的阈值电压。

用于测量基本场效应晶体管(即，每个晶体管只有一个栅极)的一个或更多的性能参数的“匹配”测量技术在本领域内是已知的。对这些基本场效应晶体管的测量能够产生有关被测参数值的分布的结果。这样的分布典型地以一对匹配场效应晶体管的零差值为中心。

在本发明中，如果在制作过程中，沿栅极的宽度方向(即沿着X方向)没有出现重叠误差，由于每个场效应晶体管现在沿着所述X方向都具有不均匀的栅极，则匹配晶体管对T1、T2的分布仅仅集中在中心。

所述不均匀的栅极有效地将每一个场效应晶体管T1(或T2)分成对应于一个栅极部G1(或G4)的第一晶体管部P1(或P4)和对应于另一个栅极部G2(或G3)的第二晶体管部P2(或P3)。

于是，例如，在第一场效应晶体管T1上测得的器件参数Z包括与第一晶体管部P1相关的第一器件参数分量ZP1和与第二晶体管部P2相关的第二器件参数分量ZP2。

考虑每一个晶体管部P1、P2的宽度：

Z≡ZP1*W1+ZP2*W2    (1)，

其中，W1等于第一晶体管部P1的宽度，W2等于第二晶体管部P2的宽度。(应当指出，因为第一晶体管部P1的沟道长度L1不等于第二晶体管部P2的沟道长度L2，所以ZP1不等于ZP2。)

在图3的上面部分中，示出没有出现重叠误差的情况。在这种情况下，第一栅极部的宽度等于第二栅极部的宽度，即，沟道区域的宽度除以2：W/2(即W1＝W2＝W/2)。

由于第二场效应晶体管T2与第一场效应晶体管T1相同，因此，尽管T1和T2沿线M成镜面对称，第二晶体管T2的器件参数Z将与第一晶体管T1的基本上相等。

通过匹配测量，能够确定在第一晶体管T1上测得的器件参数(例如，导通电流、截止电流或者阈值电压)和在第二晶体管T2上测得的相同的器件参数的差值。

应该指出的是，上述在两个基本等大的部分上的每一个晶体管T1(或T2)的沟道区域的宽度W的划分方式仅仅是一个示例，倘若将相同的划分方式应用到第二镜像晶体管，则也可以应用另外一种晶体管T1(或T2)划分方式。下面参照图7对所述半导体器件1的可选实施例进行阐述。

在假定晶体管T1、T2基本上相同的条件下(即第一晶体管的不均匀栅极相对于不存在重叠误差的第二晶体管的不均匀栅极成准确的镜面对称)，测得的器件参数的差值为(理想地)零。

在图3中的下面部分，示出半导体器件1’，其中出现沿着X方向(即沿着沟道区域的宽度方向)的重叠误差Δ。在第一晶体管T1’和第二晶体管T2’上，所述不均匀的栅极由于重叠误差而沿着X方向移动一个距离Δ。

由于栅极相对于沟道区域存在重叠误差Δ，第一晶体管T1’表现为宽度为W/2+Δ的第一栅极部G1’和宽度为W/2-Δ的第二栅极部G2’而且，第二晶体管T2’表现为宽度为W/2+Δ的第三栅极部G3’和宽度为W/2-Δ的第四栅极部G4’。

除了栅极部G1’，G2’(或G3’，G4’)的不同的重叠，进一步假定晶体管T1’、T2’基本相同。(在这方面，在半导体器件1’中的具有相同附图标号的实体表示半导体器件1中类似的实体。)

由此，测得的第一晶体管T1’的器件参数Z1可以等于(类似于式(1))：

Z1≡ZP1*(W/2+Δ)+ZP2*(W/2-Δ)    (2)，

至少Δ＜＜W，

并且，测得的第二晶体管T2’的器件参数Z2可以等于

Z2≡ZP1*(W/2-Δ)+ZP2*(W/2+Δ)    (3)，

至少Δ＜＜W，

并且，

Z1-Z2≡(ZP1-ZP2)*2Δ             (4)

由于ZP1不等于ZP2，所以Z1和Z2之间的差值不等于零，但与重叠误差Δ成正比。

对比以上讨论的仅允许确定重叠误差Δ的离散值的现有技术方法，根据本发明的半导体器件1具有优势，其允许在连续的刻度上的重叠误差Δ的测量。

通过提供多个半导体器件1的阵列，其中每一个半导体器件具有特定的和已知的在设计范围内(designed-in)的重叠误差ε，采用线性回归方法确定实际的重叠误差Δ。将器件参数的差值(即Z1-Z2)作为该特定的在设计范围内的重叠误差ε的函数(加上未知的实际的重叠误差Δ)进行测量。该差值的结果作为所述的在设计范围内的重叠误差ε的函数被描绘出来，这将得到基本线性的曲线(根据上面给出的等式)。然后，确定该曲线的线性回归系数。从确定得到的线性回归系数中，能够依据曲线和重叠误差ε轴的交点计算实际的重叠误差Δ，在所述重叠误差ε轴处所测得的器件参数差值为零。

有利地，对于给定的器件生成点(device generation)或节点，由于可能出现的重叠误差的大小随着该器件生成点的临界尺寸(即，半导体器件的最小特征尺寸)而有所不同，所以可通过使所述的在设计范围内的重叠误差ε的一系列值适应于该特定的器件生成点或节点来调节线性回归方法的敏感度。例如，在130nm节点的器件中的重叠误差的3σ误差为大约20nm，而对于65nm节点的重叠误差的3σ误差为大约8-10nm。

半导体器件的相关尺寸如下：扩散区域和沟道区域的宽度W＝500nm，第一(第四)栅极长度L1(L4)＝150nm以及第二(第三)栅极长度L2(L3)＝250nm。

所述的在设计范围内的重叠误差ε的值可以是在5-30nm范围内的、以5nm递增的一系列值。

应当理解，能够在多个方向上将半导体器件1对齐，以测量在所述特定的方向上的重叠。例如，可以通过包括第一栅极部G1、第二栅极部G2、第三栅极部G3和第四栅极部G4的控制栅极线将半导体器件对齐，其中所述栅极部沿着或垂直于光刻设备的扫描方向(即分别沿着扫描方向和非扫描方向)设置。

另外，由于本发明的半导体器件1能够由标准的CMOS工艺序列生产，所以半导体器件1(或半导体器件1的阵列)易于用作大型器件结构中的嵌入式结构。

再者，根据本发明的半导体器件1(或其阵列)也被用作包括在微电子器件中的校正电子器件。在操作过程中，微电子器件可以允许通过例如评估电路进行半导体器件1的测量，并且可以根据测量结果确定在微电子器件制造过程中导致的重叠误差。这作为对包括一个或更多的对重叠误差敏感的功能块的微电子器件的内部校正是有用的。

在上述实施例中，虽然第一晶体管和第二晶体管成镜面对称，但是第一晶体管的第一栅极的不均匀形状与第二晶体管的第二栅极的形状相同。应该指出的是，根据本发明，第一晶体管的第一栅极的不均匀形状可以不同于第二晶体管的第二栅极的不均匀的形状。应当理解，重叠误差对晶体管的影响效果的幅度可以与所述晶体管的栅极的形状相关。通过测量重叠误差对第二晶体管的器件参数的影响效果(由于第一和第二栅极形状不同，所以重叠误差对第二晶体管的器件参数的影响效果与重叠误差对第一晶体管的器件参数的影响效果不同)，重叠误差仍是可以确定的。本领域技术人员应当理解，这需要校准过程和/或附加的数学解决步骤。

图4示出用于测量重叠的半导体器件的第一区域沿着图2的线IV-IV取的剖面图。

将第一和第二扩散区域A1、A2设置在半导体衬底100的表面上，第一沟道区域R1位于A1和A2之间。

电介质薄层或栅极氧化物G覆盖沟道区域R1。

将第一栅极部G1配置在栅极氧化物G的顶部。隔离体SP覆盖侧壁S1。第一栅极部G1在Y方向上具有长度L1。

图5示出用于测量重叠的半导体器件的第二区域沿着图2的线V-V的剖面图。

将第一和第二扩散区域A1、A2设置在半导体衬底100的表面上，第一沟道区域R1位于A1和A2之间。

电介质薄层或栅极氧化物G覆盖沟道区域R1。

将第二栅极部G2配置在栅极氧化物G的顶部。隔离体SP覆盖侧壁S1。第二栅极部G2在Y方向上具有长度L2。

在半导体器件已经到达可以进行电测量的状态之后，能够通过测量半导体器件1的器件参数确定装备有半导体器件1的特定的微电子器件的光刻工艺所导致的重叠误差Δ。测量结果能用于为用在制造特定的微电子器件中的光刻设备提供校正因子。

图6进一步示出如前面的附图所示的半导体器件的布局的平面图。

在图6中具有相同附图标号的实体表示如前面的附图所示的相同的实体。

第一和第二晶体管T1、T2具有与金属化层(metallization)接触的触点。如本领域技术人员所知，金属化层典型地位于形成于半导体衬底100表面中的晶体管上方的水平面内。在金属化层和晶体管之间至少有一层绝缘层，其电分隔金属化层和晶体管。

第一晶体管T1包括多个第一和第二触点S1a、S1b、S1c及S2a、S2b、S2c，它们分别将第一扩散区域A1与第一金属线M1相连、以及第二扩散区域A2与第一金属线M2相连。

类似地，第二晶体管T2包括多个第三和第四触点S3a、S3b、S3c及S4a、S4b、S4c，它们分别将第三扩散区域A3与第三金属线M3相连、以及第四扩散区域A4与第四金属线M4相连。

在每一个扩散区域上的多个触点以这样的方式构造：它们的位置基本上不影响与各个扩散区域相对应的晶体管的器件参数的测量。在图6中示出每个扩散区域有三个方形触点，但应当理解，在扩散区域上可以采用不同的触点数量(例如，至少一个)。也应当理解，扩散区域上的一个或更多个触点的形状可以与这里所示的不同(例如，矩形)。

在如图2所示的半导体器件1的实施例中，通过单个公共触点CC将在第一和第二晶体管T1、T2的不均匀栅极G1、G2及G3、G4之间的连接线G5连接至第五金属线G5。

将第一、第二、第三、第四和第五金属线M1、M2、M3、M4、M5配置在半导体衬底上，以便分别为用于测量第一晶体管T1和第二晶体管T2的器件参数的电路(未示出)提供连接。

图7示出根据本发明的另一个实施例的用于测量重叠的半导体器件10的俯视图。在图7中，具有如前面附图所示的相同附图标号的实体表示如前面的附图所示的相同的对应实体。

在前面的附图中，已经描述了半导体器件1，其中第一晶体管T1的不均匀的栅极G1、G2和第二晶体管T2的不均匀的栅极G3、G4关于半导体器件的纵向Y对称。

在如图7所示的实施例中，半导体器件10包括具有不均匀的栅极G1、G2的第一晶体管T1和具有不均匀的栅极G3、G4的第二晶体管T2，其中，各个不均匀栅极设计成沿Y方向不对称。第一晶体管T1的不均匀栅极的第一栅极部G1具有沿纵向Y延伸的侧壁12，其与第一晶体管T1的第二栅极部G2的侧壁13基本上成一直线。

类似地，第二晶体管T2的不均匀栅极的第四栅极部G4具有沿纵向Y延伸的侧壁14，其与第二晶体管T2的第三栅极部G3的侧壁13基本上成一直线。

通过这样的设计，减少了导体G1、G2、G3、G4中的不连续性。以这样的方式，能够使得通过栅极部G1、G2、G3、G4的电流更均匀，从而得到更多的器件的线性响应。

图8示出根据本发明的另一个实施例的用于测量重叠的半导体器件25的俯视图。

在图8中，具有如前面附图所示的相同附图标号的实体表示如前面的附图所示的相同的实体。

应当了解，晶体管的电子特性随着器件的有效面积而变化，即，沟道的有效面积。Pelgrom法则指出其标准方差反比于有效沟道面积的平方根。在这个实施例中，设置半导体器件，其中沟道面积被相应地扩大。通过扩大晶体管的有效沟道面积，能够减小从一个半导体器件到另一个的变化。通过采用复合的第一和第二晶体管T1、T2实现有效沟道面积的扩大。每一个复合晶体管T1、T2分别包括一组晶体管TG1、TG2。在每一组中，分别在第一和第二扩散区域之间以及第三和第四扩散区域之间以串联连接的形式配置晶体管，并且中间扩散区域将每个组中的多个晶体管连续地连接在一起。

第一组晶体管TG1包括多个第一晶体管，在这里所示的例子中，为三个晶体管：T1a、T1b、T1c。第二组晶体管TG2包括与第一组晶体管的数量相同的多个第二晶体管，在本例中为三个晶体管：T2a、T2b、T2c。应该指出的是，可以依据所需要的精度以及允许的半导体器件的电学特性的变化，使用在第一和第二组中的任意数量的晶体管。

以成一条直线串联连接的方式配置每一组中的晶体管。在第一组晶体管TG1中，晶体管T1a通过第一中间扩散区域A1a连接到晶体管T1b，晶体管T1b通过第二中间扩散区域A2a连接到晶体管T1c。在第二组晶体管TG2中，晶体管T2a通过第三中间扩散区域A3a连接到晶体管T2b，晶体管T2b通过第四中间扩散区域A4a连接到晶体管T2c。下面，将参照图9对所述串联连接进行更详细的说明。

在每一组晶体管TG1(或TG2)中，每一个晶体管T1a(或T1b、或T1c、或T2a、或T2b、或T2c)具有如上所述的不均匀的栅极G1a、G2a(或G1b、G2b，或G1c、G2c，或G3a、G4a，或G3b、G4b，或G3c、G4c)。因为在Y方向上的栅极被分成第一部G1a(或G1b、或G1c、或G4a、或G4b、或G4c)和第二栅极部G2a(或G2b、或G2c、或G3a、或G3b、或G3c)，其中第一栅极部的栅极长度(沿Y方向)不同于第二栅极部的栅极长度，所以每一个晶体管的栅极G1a、G2a(或G1b、G2b，或G1c、G2c，或G3a、G4a，或G3b、G4b，或G3c、G4c)是不均匀的。

在这个实施例中，栅极部G2a、G2b、G2c、G3a、G3b、G3c通过中心栅极体CG相互连接。以这样的方式，在使用过程中，所有晶体管的所有栅极部都会经受相同的栅极电压。

图9示出半导体器件沿图8中线IX-IX取的剖面图。将扩散区域A1、A1a、A2a、A2配置在半导体衬底100的表面上，晶体管T1a的第一沟道区域R1a位于扩散区域A1和A1a之间的，晶体管T1b的下一个沟道区域R1b位于扩散区域A1a和A2a之间，以及晶体管T1c的另一个沟道区域R1c位于扩散区域A2a和A2之间。

电介质薄层或栅极氧化物G覆盖每一个沟道区域R1a(或R1b、或R1c)。

在栅极氧化物G的顶部上，将晶体管T1a的栅极部G1a配置于沟道区域R1a的上方；将晶体管T1b的栅极部G1b配置于沟道区域R1b的上方；将晶体管T1c的栅极部G1c配置于沟道区域R1c的上方。每一个沟道区域R1a、R1b、R1c具有沟道长度L1。隔离体SP覆盖每一个栅极部的侧壁。将第一触点C1配置在扩散区域A1上，并将第二触点C2配置在扩散区域A2上。

本领域技术人员应该理解，除去在这些栅极部G2a、G2b、G2c中的每一个之下的沟道长度L2比栅极部G1a、G1b、G1c中的每一个之下的沟道长度L1长之外，都将以与图9所示的方式相似的方式配置第一组晶体管TG1的栅极部G2a、G2b、G2c。也应当理解，第二组晶体管TG2具有与第一组晶体管TG1相同的布局。

图10示出根据本发明的另一个实施例的用于测量重叠的半导体器件30的俯视图。

在图10中，具有如前面附图所示的相同附图标号的实体表示如前面的附图所示的相同的实体。在本实施例中，半导体器件包括类似于图8和9所示的第一和第二组晶体管TG1、TG2。由于第一和第二组晶体管的第二栅极部G2a、G2b、G2c或G3a、G3b、G3c分别被加入到在扩散区域A1或A3和扩散区域A2或A4之间延伸的单个第二栅极部G2或G3，所以这里所示的半导体器件的实施例与图8和9所示的实施例不同。图11示出第一组晶体管沿着线XI-XI的剖面图。应该理解，第二组晶体管TG2具有与第一组晶体管TG1相同的布局。

在上述实施例中的半导体器件能实现沿着器件纵向的一维重叠测量。为了测量在X和Y方向上的衬底上的重叠，需要将根据上述实施例之一的结构配置在衬底上，使它们的纵向分别沿着X和Y方向。下面，将描述根据本发明的经组装的半导体器件的结构，该结构允许对在两个正交方向上的重叠进行组合测量。

图12示出根据本发明的实施例的经组装的半导体器件的俯视图。

这种组装的半导体器件能够通过采用如前面的附图所示的半导体器件之一形成，其中第一和第二晶体管沿着第一方向(例如X方向)对齐，并将该半导体器件与第二相同半导体器件进行组合，其中，所述第二相同半导体器件相对于第一个器件旋转90度以上，即，在第二个半导体器件中，各个第一和第二晶体管沿着垂直于第一方向的第二方向对齐。这两个半导体器件共享在它们各自的第一和第二晶体管的不均匀的栅极之间的导体。

经组装的半导体器件40包括具有不均匀的栅极G1、G2的第一晶体管T1、具有不均匀的栅极G3、G4的第二晶体管T2、具有不均匀的栅极G5、G6的第一附加晶体管T3以及具有不均匀的栅极G7、G8的第二附加晶体管T4。

四个晶体管T1、T2、T3、T4共享用于连接所有晶体管的不均匀的栅极的公共栅极体CG。

每一个晶体管包括位于两个扩散区域A之间的不均匀的栅极下方的沟道区段。

第一和第二晶体管T1、T2沿着第一方向X对齐，第一和第二附加晶体管T3、T4沿着垂直于第一方向X的第二方向Y对齐。

第一和第二附加晶体管以与第一和第二晶体管相似的方式实现功能。

图13示出根据又一个实施例的经组装的半导体器件的俯视图。

能通过修正的晶体管T5、T6、T7、T8串联地配置每一个晶体管T1、T2、T3、T4，由此扩展如图12所示的经组装的半导体器件，其中，每一个晶体管都有与修正的晶体管共用的扩散区域A。修正的晶体管具有在设计范围内的相对于串联配置的晶体管的重叠误差Ex或Ey。在设计范围内的重叠误差沿着第一方向X或者第二方向Y，依据该晶体管和修正的晶体管的方向扩展。

将触点C1、C2、C3、C4、C5、C6、C7、C8配置在每一个晶体管和修正的晶体管的扩散区域A、AA上。晶体管和伴随的修正的晶体管的公共扩散区域上的触点由该晶体管和修正的晶体管所共享。

在本实施例中，组装的半导体器件的每个角上的扩散区域AA由在这个角上的晶体管共享。图14示出根据本发明的另一个实施例的用于测量重叠的经组装的半导体器件的俯视图。

在这个实施例中，如图13所示的组装的半导体器件的晶体管和修正的晶体管中每个都由复合晶体管T51、T52、T53、T54、T55、T56、T57、T58组成。每个复合晶体管T51(或T52、或T53、或T54、或T55、或T56、或T57、或T58)被分别分成一组晶体管元件T51a、T51b、T51c(或T52a、T52b、T52c，或T53a、T53b、T53c，或T54a、T54b、T54c，或T55a、T55b、T55c，或T56a、T56b、T56c，或T57a、T57b、T57c，或T58a、T58b、T58c)。

将复合晶体管沿着基本上正交的结构的边缘、沿着水平和垂直方向成对地(T51，T53；T55，T57；T52，T54；T56，T58)配置。

在每一个复合晶体管的每一组中，晶体管元件如上所述，参照图9串联连接。在这个例子中，每一个复合晶体管被划分为在两个外部的扩散区域AA之间的三个串联连接的晶体管元件，中间扩散区域A在每对相邻的晶体管元件之间。应该指出的是，每个复合晶体管可以由包括一个晶体管元件的任意适宜数量的分立晶体管元件组成。

在每组中的每个晶体管元件都包含具有第一栅极部和第二栅极部的不均匀的栅极，该栅极以这样的方式配置：在第一栅极部下方的沟道长度不同于在第二栅极部下方的沟道长度。

组装的半导体器件50的所有不均匀的栅极都连接到公共栅极体CG。

将复合晶体管T51与复合晶体管T53串联配置在正交结构的水平一侧。将复合晶体管T52与复合晶体管T54串联配置在正交结构的水另一侧。在直接面对复合晶体管T51、且位于相对水平一侧的复合晶体管T52被设计成基本上与复合晶体管T51相同。另外，在直接面对复合晶体管T53、且位于相对水平一侧的复合晶体管T54被设计成基本上与复合晶体管T53相同。

将复合晶体管T55与复合晶体管T57串联配置在正交结构的垂直一侧。将复合晶体管T56与复合晶体管T58串联配置在正交结构的垂直另一侧。在直接面对复合晶体管T56、且位于相对垂直一侧的复合晶体管T55被设计成基本上与复合晶体管T56相同。另外，在直接面对复合晶体管T58、且位于相对垂直一侧的复合晶体管T57被设计成基本上与复合晶体管T58相同。

将触点C51、C52、C53、C54、C55、C56、C57和C58配置(在公共扩散区域上)在每两个相邻的复合晶体管之间。复合晶体管T51与复合晶体管T55共享触点C51，并且与复合晶体管T53共享触点C52。复合晶体管T53还与复合晶体管T56共享触点C53。复合晶体管T56与复合晶体管T58共享触点C55。复合晶体管T58还与复合晶体管T54共享触点C58。进而，复合晶体管T54与复合晶体管T52共享触点C57。复合晶体管T52与复合晶体管T57共享触点C56，并且复合晶体管T57与复合晶体管T55共享触点C54。

将位于结构每一侧中心上的触点C52、C54、C55、C57相互连接，即，用金属线相连(未示出)。

公共栅极体CG设置有一个或更多个栅极触点CG50、CG51、CG52、CG53。

栅极触点CG50、CG51、CG52、CG53的数量可以依据半导体器件的实际特征尺寸和每个复合晶体管中的晶体管元件的实际数量而变化。

将在设计范围内的重叠误差配置在正交结构的同侧上的复合晶体管之间。如虚线所示，在设计范围内的重叠误差Ey存在于复合晶体管T51和复合晶体管T53之间。类似地，相同的在设计范围内的重叠误差Ey存在于正交结构的相对一侧上、在复合晶体管T52和复合晶体管T54之间。

同样地，如虚线所示，在设计范围内的重叠误差Ex存在于复合晶体管T55和复合晶体管T57之间。类似地，相同的在设计范围内的重叠误差Ex存在于正交结构的相对一侧上、在复合晶体管T56和复合晶体管T58之间。

在上述结构中，能测量从每一个角触点(comer contact)C51、C53、C56、C58到互连的位于结构每一侧的中心上的中心触点C52、C54、C55、C57的四个电流。

根据这四个电流，可以计算该复合晶体管的第一栅极部中的电流密度、该复合晶体管的第二栅极部中的电流密度以及在水平方向X和垂直方向Y上的实际重叠Δ。

在另一个实施例中，该复合晶体管的不均匀的栅极以类似于图11所示的方式配置，其中，每个复合晶体管的晶体管元件的第二栅极部作为单个的第二栅极部被加入。

图15示出根据本发明的光刻设备的电路。

在本发明的一个方面，光刻设备设有包括输入口I1、处理器CPU和存储器MEM的电路C1。配置输入口I1以接收重叠误差信号O，该重叠误差信号与能由半导体器件1或这种半导体器件1的阵列以上述方法测量或确定的重叠误差Δ相关。处理器CPU连接到用于接收重叠误差信号O的输入口I1。处理器CPU也与存储器MEM和输出口O1相连。输出口O1和掩模台MT、晶片台WT和干涉仪装置IF相连(或至少与用于分别控制掩模台MT、晶片台WT和干涉仪装置IF的一个控制单元CU(以虚框示出))相连。

进而配置处理器CPU以根据接收到的重叠误差信号O确定重叠误差Δ，并将重叠误差校正信号OCS提供给掩模台MT、晶片台WT和干涉仪装置IF至少其中之一(或提供给用于分别控制掩模台MT、晶片台WT和干涉仪装置IF的至少一个控制单元CU)。

通过将重叠误差校正信号OCS提供给掩模台MT、晶片台WT和干涉仪装置IF至少其中之一，光刻设备能校正在生产过程中可能出现的诸如其设定的改变或漂移。

如本领域的技术人员所知，虽然将处理器CPU表示成一个盒子，但是，它可以包括多个并行操作的或由一个主处理器控制的处理单元，这些处理单元可以相互距离很远。

处理器CPU的功能性能够通过执行上述功能的硬件部件或软件部件实现。本领域技术人员应当理解，本发明的功能性也可以由硬件和软件部件的组合实现。如本领域的技术人员所知，所述硬件部件，模拟的或者数字的，既可以存在于处理器CPU中，也可以作为与处理器CPU通过接口连接的分立电路存在。本领域的技术人员还应当理解，所述软件部件可以存在于与处理器CPU相连的存储器区域MEM中。该存储器MEM也可以作为内部存储器与处理器CPU集成。

尽管可以做出特定的参考，将所述光刻设备用于制造IC，但应当理解，这里所述的光刻设备可以有其他的应用，例如，集成光学系统、磁畴存储器的引导和检测图案、平板显示器、液晶显示器(LCD)、薄膜磁头的制造，等等。应该理解的是，在这种替代应用的上下文中，可以将其中使用的任意术语“晶片”或“管芯”分别认为是与更上位的术语“衬底”或“目标部分”同义。这里所指的衬底可以在曝光之前或之后进行处理，例如在轨道(一种典型地将抗蚀剂层涂到衬底上，并且对已曝光的抗蚀剂进行显影的工具)、度量工具和/或检验工具中。在可应用的情况下，可以将所述公开内容应用于这种和其他衬底处理工具中。另外，所述衬底可以处理一次以上，例如以便产生多层IC，使得这里使用的所述术语“衬底”也可以表示已经包含多个已处理层的衬底。

尽管以上已经作出了特定的参考，在光刻设备的上下文中使用本发明的实施例，但应该理解的是，本发明可以用于其他应用中，例如压印光刻，并且只要上下文允许，不局限于光学光刻。在压印光刻中，图案形成装置中的拓扑限定了在衬底上产生的图案。可以将所述图案形成装置的拓扑印刷到供给到所述衬底的抗蚀剂层上，在其上通过施加电磁辐射、热、压力或其组合来使所述抗蚀剂硬化。在所述抗蚀剂硬化之后，所述图案形成装置移走所述抗蚀剂，在其中留下图案。

这里使用的术语“辐射”和“束”包含全部类型的电磁辐射，包括：紫外(UV)辐射(例如具有约365、355、248、193、157或126 nm的波长)以及极紫外(EUV)辐射(例如，具有在5-20nm范围的波长)、和诸如离子束或电子束之类的粒子束。

在上下文允许的情况下，所述术语“透镜”可以表示各种类型的光学部件的任意一种或其组合，包括折射、反射、磁性、电磁和静电型光学部件。

尽管以上已经描述了本发明的具体实施例，应该理解的是，本发明可以以与上述不同的方式实现。例如，本发明可以采取包含一个或更多机器可读指令序列的计算机程序的形式，其中所述指令描述了上述方法，或者采用其中存储有这种计算机程序的数据存储介质(例如，半导体存储器、磁盘或光盘)。

以上描述是说明性的，而不是限制性的。因此，对于本领域普通技术人员显而易见的是，可以在不脱离所附权利要求的范围的情况下，对本发明做出修改。