利用双重曝光技术在半导体器件中形成图案的方法

摘要

本发明公开一种用于在半导体器件中形成图案的方法，包括：利用线/距掩模在半导体基板之上执行用于多功能硬掩模层的双重曝光工序，以形成具有第一接触孔区域的多功能硬掩模层图案；对所述多功能硬掩模层图案执行阻剂流动工序，以形成具有带圆边的第二接触孔区域的多功能硬掩模层图案，所述第二接触孔区域的尺寸小于所述第一接触孔区域的尺寸。

说明书

技术领域

本发明涉及一种存储器件。更具体而言，本发明涉及双重曝光技术、以及一种利用该技术在半导体器件中形成图案的方法。

背景技术

一般而言，例如动态随机存取存储器(DRAM)等半导体器件包括大量精细图案。这种图案通过光刻工序而形成。为了通过光刻工序形成图案，将光阻(PR)膜涂覆在将要图案化的目标层上。然后，执行传统的曝光工序以改变PR膜的特定部分的溶解度。接下来，执行显影工序以形成露出目标层的PR图案。也就是说，PR图案是通过移除溶解度已改变的部分或是通过移除溶解度未改变的部分而形成的。之后，利用PR图案来蚀刻露出的目标层，然后再剥除PR图案以形成目标层图案。

在光刻工序中，分辨率和聚焦深度(DOF)是两个重要的因素。分辨率(R)可以用如下等式(1)来表示。

$R=k_1\frac{\lambda }{\mathrm{NA}}---\left(1\right)$

其中k1是由PR膜的种类和厚度所决定的常数，λ是光源的波长，而NA则代表曝光设备的数值孔径。

根据等式(1)，光源的波长(λ)越短，并且曝光设备的NA越大，形成于晶片上的图案就越精细。然而，所用的光源波长(λ)和曝光设备的NA还无法跟上目前半导体器件集成度的快速发展。因此，已经采用各种方法来应用分辨率提高技术(RET)以改善分辨率和DOF。举例而言，RET技术包括相移掩模(PSM)、离轴照明(OAI)、光学邻近校正(OPC)等技术。此外，称为双重曝光技术(DET)的技术能够在晶片上形成精细图案。DET中的关键尺寸(CD)的一致性取决于第一曝光掩模和第二曝光掩模的总体重叠准确度。

随着半导体器件设计规则的缩小，由于曝光装置及光阻材料的限制，要形成精细接触孔变得更加困难。阻剂流动工序可能是克服此种困难的替代解决方案。阻剂流动工序是一种用于形成超过曝光装置的分辨率极限的接触孔的技术。阻剂流动工序包括：首先，通过光刻工序利用聚合物光阻来图案化第一接触孔，然后，将该光阻再次加热到超过玻璃化转变温度Tg的温度并且进行热流动，以形成小于第一接触孔的第二接触孔。

在采用双重曝光技术在半导体器件中形成图案的方法中，工序裕量较差。此外，可能会由于掩模误差因子(“MEF”)而发生器件失效。

发明内容

本发明的实施例涉及一种用于在半导体器件中形成图案的改进的方法。根据本发明的一个实施例，所述用于在半导体器件中形成图案的改进的方法利用双重曝光技术以及阻剂流动方法。

根据本发明的实施例，一种用于在半导体器件中形成图案的方法包括：在半导体基板之上形成绝缘膜；在所述绝缘膜之上形成多功能硬掩模层；在所述多功能硬掩模层之上形成第一硬掩模层以及第二硬掩模层；选择性地蚀刻所述第二硬掩模层以形成第二硬掩模层图案；利用掩模蚀刻所述第一硬掩模层以形成第一硬掩模层图案，所述掩模在平面上与所述第二硬掩模层图案交叉；移除所述第二硬掩模层图案；利用所述第一硬掩模层图案作为蚀刻掩模来蚀刻所述多功能硬掩模层，以形成多功能硬掩模层图案；移除所述第一硬掩模层图案；在所述多功能硬掩模层图案之上执行阻剂流动工序，由此形成接触孔图案；以及利用所述接触孔图案作为蚀刻掩模来图案化所述半导体基板，以形成接触孔。

根据另一实施例，本发明提供一种半导体器件，其具有根据上述图案形成方法所形成的接触孔。

附图说明

图1示出曝光掩模的布局；

图2和图3示出利用双重曝光技术的曝光掩模的布局；

图4a至4f示出根据本发明实施例的一种用于在半导体器件中形成图案的方法；以及

图5a至5h示出根据本发明另一实施例的一种用于在半导体器件中形成图案的方法。

具体实施方式

本发明涉及一种改进的曝光方法。该改进的曝光方法包括：利用线/距掩模在半导体基板之上执行用于多功能硬掩模层的双重曝光工序，以形成具有第一接触孔区域的多功能硬掩模层图案。多功能硬掩模层图案利用阻剂流动工序而形成，以形成具有带圆边的第二接触孔区域的多功能硬掩模层图案，其中第二接触孔区域的尺寸小于第一接触孔区域的尺寸。

图1示出曝光掩模100的布局。曝光掩模100包括电容器区域102以及存储节点接触插塞区域104。电容器区域102被穿孔。存储节点接触插塞区域104和电容器区域102的一部分重叠，以形成电连接。随着半导体器件的尺寸缩小，用于电容器区域102的孔图案必须小于传统曝光装置所能提供的孔图案。于是，双重曝光技术得到应用。

图2和图3示出利用双重曝光技术的曝光掩模的布局。参照图2，

限定电容器区域202的接触孔图案可以划分成为两个部分202a、202b，以形成双节距(double pitch)。于是，可以容易地形成小的接触孔图案。参照图3，限定电容器区域302的接触孔图案通过一种双重曝光技术而形成，该双重曝光技术利用两个在平面上彼此交叉的线/距类型的布局。于是，根据本发明一个实施例的一种用于在半导体器件中形成图案的方法可以增加工序裕量。此外，与利用双重曝光技术在半导体器件中形成图案的方法相比，在形成下方的电极时，对于相邻的存储节点接触区域上的影响可以最小化。

图4a至4f示出根据本发明实施例的一种用于在半导体器件中形成图案的方法。图4a(i)至4f(i)是沿着图3的线I-I′所截取的横截面图，而图4a(ii)至4f(ii)是俯视图。在半导体基板410之上形成用于形成图3所示的电容器区域302的绝缘膜420，半导体基板410具有一种特定的下部结构，例如器件隔离结构(未显示)、栅极结构(未显示)、位线(未显示)、以及位线接触插塞(未显示)等。在绝缘膜420之上形成多功能硬掩模层430、第一硬掩模层440以及第二硬掩模层450。

根据本发明的一个实施例，绝缘膜420由氧化膜所形成。此外，多功能硬掩模层430由诸如光阻膜或抗反射涂覆膜等聚合物材料所形成，以便用于后续的阻剂流动工序。在本发明的另一实施例中，多功能硬掩模层430是内含大量硅的化合物，但并不限于这种化合物。此外，多功能硬掩模层430可以利用下列韩国专利申请中所公开的化合物来形成，这些专利申请包括：2006年1月2日提交的海力士半导体有限公司的韩国申请No.10-2006-0000115、2006年12月30日提交的海力士半导体有限公司的韩国申请No.10-2005-0135357、2005年12月30日提交的海力士半导体有限公司的韩国申请No.10-2005-0135270、2005年6月30日提交的海力士半导体有限公司的韩国申请No.10-2005-0058205、2005年6月30日提交的海力士半导体有限公司的韩国申请No.10-2005-0058198、以及2005年6月30日提交的海力士半导体有限公司的韩国申请No.10-2005-0058193，这些韩国专利申请的全部内容以引用的方式并入本文。

根据本发明的另一实施例，第一硬掩模层440以及第二硬掩模层450由多晶硅膜或氮氧化硅(SiON)膜所形成，以便用作双重图案化工序的硬掩模。此外，第一硬掩模层440以及第二硬掩模层450可以由蚀刻选择性具有特定差异的不同材料所形成，使得第一硬掩模层440以及第二硬掩模层450不会同时经受蚀刻。可选的是，在第一硬掩模层440以及第二硬掩模层450之间形成底部抗反射涂层(BARC)。

参照图4b至4d，在第二硬掩模层450之上形成第一光阻膜(未显示)。利用按照图3(i)的布局所形成的掩模将第一光阻膜曝光并显影，以形成第一光阻图案452。利用第一光阻图案452作为蚀刻掩模而蚀刻第二硬掩模层450，以形成第二硬掩模层图案454。移除第一光阻图案452。在包括第二硬掩模层图案454的第一硬掩模层440之上形成第二光阻膜(未显示)。利用按照图3(ii)的布局所形成的掩模将第二光阻膜曝光并显影，以形成第二光阻图案456。利用第二光阻图案456以及第二硬掩模层图案454作为蚀刻掩模而蚀刻第一硬掩模层440，以形成第一硬掩模层图案442。移除第二光阻图案456以及第二硬掩模层图案454。

根据本发明的一个实施例，第一光阻图案452利用彼此间隔特定间距的线/距图案而形成。另外，第二光阻图案456利用彼此间隔特定间距的线/距图案而形成。如图4c(ii)所示，第二光阻图案456在平面上与对应于第一光阻图案452的第二硬掩模层图案454垂直交叉。此外，第一硬掩模层图案442限定如图3(iii)所示的多个电容器区域302。根据本发明的另一实施例，第一光阻图案452以及第二光阻图案456可以采用线/距图案的一部分或全部为弯曲形的方式形成，以增加后续工序中的阻剂流动量。

参照图4d至4f，利用第一硬掩模层图案442作为蚀刻掩模而蚀刻多功能硬掩模层430，以形成限定第一接触孔区域460的多功能硬掩模层图案432。对多功能硬掩模层图案432执行热处理工序，以形成限定第二接触孔区域462的多功能硬掩模层图案434。利用多功能硬掩模层图案434作为蚀刻掩模而蚀刻绝缘膜420，以形成限定电容器区域的接触孔。

根据本发明的一个实施例，第二接触孔区域462形成为具有圆边。第二接触孔区域462的尺寸小于第一接触孔区域460的尺寸。此外，多功能硬掩模层图案432由聚合物材料所形成，以便用于阻剂流动工序中。在阻剂流动工序中，将多功能硬掩模层图案432加热到其玻璃化转变温度Tg，这导致阻剂流动，从而形成具有圆边的多功能硬掩模层图案434。

图5a至5h示出根据本发明另一实施例的一种用于在半导体器件中形成图案的方法。图5a(i)至5h(i)是沿着图3的线I-I′所截取的横截面图，而图5a(ii)至5h(ii)是俯视图。为了形成图3的电容器区域302，在半导体基板510之上形成绝缘膜520，半导体基板510包括特定的下部结构，例如器件隔离结构(未显示)、栅极结构(未显示)、位线(未显示)、以及位线接触插塞(未显示)等。在绝缘膜520之上形成多功能硬掩模层530、第一硬掩模层535、第二硬掩模层540、第三硬掩模层545以及第四硬掩模层550。

根据本发明的一个实施例，绝缘膜520由氧化膜所形成。此外，多功能硬掩模层530由诸如光阻膜或抗反射涂覆膜等聚合物材料所形成，以便用于后续的阻剂流动工序。根据本发明的另一实施例，第一硬掩模层535以及第三硬掩模层545由SiON膜所形成。优选的是，第二硬掩模层540以及第四硬掩模层550由多晶硅层所形成。第三硬掩模层545用作多晶硅层之间的阻障膜。

参照图5b和5c，在第四硬掩模层550之上形成底部抗反射涂覆(“BARC”)膜570以及第一光阻膜(未显示)。利用按照图3(i)的布局所形成的掩模将第一光阻膜曝光并显影，以形成第一光阻图案552。利用第一光阻图案552而蚀刻BARC膜570以及第四硬掩模层550，以形成第四硬掩模层图案554。移除第一光阻图案552以及BARC膜570。

根据本发明的一个实施例，第一光阻图案552利用彼此间隔特定间距的线/距图案而形成。此外，第一光阻图案552可以采用线/距图案的一部分或全部为弯曲形的方式而形成，以增加后续工序中的阻剂流动量。

参照图5d和5e，在半导体基板510之上形成BARC膜572。在BARC膜572之上形成第二光阻膜(未显示)。利用按照图3(ii)的布局所形成的掩模将第二光阻膜曝光并显影，以形成第二光阻图案556。利用第二光阻图案556以及第四硬掩模层图案554作为蚀刻掩模而蚀刻第三硬掩模层545，以形成第三硬掩模层图案546。移除第二光阻图案556、BARC膜572以及第四硬掩模层图案554。利用第三硬掩模层图案546作为蚀刻掩模而蚀刻第二硬掩模层540，以形成第二硬掩模层图案542。

根据本发明的一个实施例，第二光阻图案556以彼此间隔特定间距的线/距图案而形成。此外，第三硬掩模层图案546限定图3(iii)所示的多个电容器区域302。根据本发明的另一实施例，第二光阻图案556可以采用线/距图案的一部分或全部为弯曲形的方式而形成，以增加后续工序中的阻剂流动量。

参照图5f至5h，移除第三硬掩模层图案546。利用第二硬掩模层图案542作为蚀刻掩模而蚀刻第一硬掩模层535，以形成第一硬掩模层图案536。利用第一硬掩模层图案536作为蚀刻掩模而蚀刻多功能硬掩模层530，以形成限定第一接触孔区域560的多功能硬掩模层图案532。移除第二硬掩模层图案542以及第一硬掩模层图案536。对多功能硬掩模层图案532执行阻剂流动工序，以形成限定第二接触孔区域562的多功能硬掩模层图案534。

根据本发明的一个实施例，第二接触孔区域562形成为具有圆边。第二接触孔区域562的尺寸小于第一接触孔区域560的尺寸。此外，多功能硬掩模层图案532由诸如光阻膜或BARC膜等聚合物材料所形成，以便用于阻剂流动工序。在阻剂流动工序中，将多功能硬掩模层图案532加热到其玻璃化转变温度Tg，这导致阻剂流动，从而形成具有圆边的多功能硬掩模层图案534。利用多功能硬掩模层图案534作为蚀刻掩模而蚀刻绝缘膜520，以形成限定电容器区域的接触孔。

如上所述，采用上述半导体器件以及用于该半导体器件的图案形成方法，可以确保充分的工序裕量。此外，由于利用阻剂流动工序形成具有圆边的接触孔图案，因此可以改善器件的良率及可靠度。

本发明的上述实施例是示例性的而非限制性的。各种替代及等同的方式都是可行的。本发明并不限于在此所述的光刻步骤，本发明也不限于任何特定类型的半导体器件。例如，本发明可以应用于动态随机存取存储器(DRAM)器件或非易失性存储器件中。在阅读本发明的公开内容之后明显可知的其它增加、减少或修改都落在所附权利要求书的范围内。

本申请要求2006年12月22日提交的韩国专利申请No.10-2006-0132598的优先权，该韩国专利申请的全部内容以引用的方式并入本文。