电荷捕获层及其制造方法和电荷捕获型半导体存储装置

摘要

本发明提供了一种电荷捕获层、一种制造该电荷捕获层的方法和一种在半导体基底上包括该电荷捕获层的电荷捕获型半导体存储装置。这种制造电荷捕获层的方法包括：(a)在半导体基底的将要沉积的表面上涂覆第一前驱物材料，并将第一前驱物材料氧化，以形成由绝缘材料形成的第一层；(b)在第一层上涂覆由金属特征的材料形成的第二前驱物材料；(c)在涂覆有第二前驱物材料的表面上供应第一前驱物材料，以用第一前驱物材料取代第二前驱物材料的一部分；(d)将在步骤(c)中获得的第一前驱物材料和第二前驱物材料氧化，以形成由绝缘材料和金属杂质形成的第二层。对步骤(a)至步骤(d)执行至少一次，从而形成具有金属杂质被隔离在绝缘材料中的结构的电荷捕获层。

说明书

技术领域

本发明涉及一种电荷捕获层(charge trap layer)及其制造方法和一种包括该电荷捕获层的电荷捕获型半导体存储装置。

背景技术

非易失性存储装置是一种即使在切断电源时也可保持先前存储的数据的存储装置。

构成非易失性存储装置的存储单元的结构可根据使用非易失性存储装置的场合而改变。

在作为容量较高的非易失性半导体存储装置的示例的NAND型闪存半导体存储装置中，NAND型闪存半导体存储装置的晶体管的栅极可包括可顺序地堆叠的浮栅(floating gate)和控制栅，其中，在浮栅内存储电荷(例如，数据)，控制栅用来控制浮栅。

为了增大存储容量，在闪存半导体存储装置中可大幅度地减小存储单元的尺寸。另外，期望的是，可根据存储单元尺寸的减小来减小浮栅沿着垂直方向的高度。

除了减小存储单元沿着垂直方向的高度之外，为了保持存储单元的存储特性(例如，在电流泄漏的情况下长时间安全地保持所存储的数据的保持特性(retention characteristic))，已经提出具有由氮化硅(Si₃N₄)层代替浮栅作为存储电荷的装置的硅-氧化物-氮化物-氧化物-半导体(SONOS)结构或金属-氧化物-绝缘体-氧化物-半导体(MOIOS)结构(例如，金属-氧化物-氮化物-氧化物-半导体(MONOS))的半导体存储装置，并对这种半导体存储装置进行了积极的研究。SONOS存储装置可利用硅作为控制栅的材料，MONOS存储装置可利用金属作为控制栅的材料。

在International Electron Device Meeting(国际电子器件会议)的技术文摘(Technical Digest)(于2002年12月出版的IEDM)中927页至930页，C.T.Swift等人的文章“An Embedded 90nm SONOS Nonvolatile Memory Utilizing HotElectron Programming and Uniform Tunnel Erase”中更详细地揭示了SONOS存储装置。

通常，SONOS存储装置可具有按以下方式形成为隧穿绝缘层(tunnelinsulating layer)的第一氧化硅(SiO₂)层，即，氧化硅层的两端可在源区和漏区之间(例如，在沟道区上)接触半导体基底上的源区和漏区。第一氧化硅层可用于电荷的隧穿。氮化硅(Si₃N₄)层可作为电荷捕获层形成在第一氧化硅层上。例如，氮化硅层可以是大量存储数据的材料层，并且在氮化硅层中捕获已穿过第一氧化硅层的电荷。第二氧化硅层可形成在氮化硅层上，用于阻挡穿过氮化硅层并向上运动的电荷。栅电极可形成在第二氧化硅层上。

然而，具有上述结构的SONOS存储装置会存在这样的问题，即，氮化硅层和氧化硅层的介电常数(permittivity)较低，并且氮化硅层中的捕获点(trapsite)的密度可能不充足。因此，工作电压会较高，并且沿着垂直方向和水平方向的电荷保持时间和数据记录速度(编程速度)可能不是所期望的。

已有报导：当利用氧化铝(Al₂O₃)层代替氧化硅层作为阻挡绝缘层时，可改进编程速度和保持特性。然而，改进的程度可能还不够。

虽然由氧化铝形成的阻挡绝缘层可抑制从氮化硅层出去的电荷，但是氮化硅层自身中的捕获点密度仍不充足。因此，利用氧化铝层不可能改进保持特性。

此外，关于SONOS型结构，第2004/0264236A1号美国专利公开揭示了这样一种存储装置，该存储装置可通过利用包括镧系金属杂质的HfO₂的绝缘薄膜代替氮化硅层作为电荷捕获材料来实现。

另外，第6,998,317号美国专利揭示了一种包括电荷捕获层的存储装置，其中，可通过堆叠HfO₂绝缘薄膜并用等离子体对所述绝缘薄膜进行处理来形成该电荷捕获层。

在2006年出版的Applied Physics Letter(《应用物理学快报》)第88卷的0429051页至0429053页，Shi-Jin Ding等人的文章“High density andprogram-erasable metal-insulator-silicon capacitor with a dielectric structure ofSiO₂/HfO₂-Al₂O₃ nanolaminate/Al₂O₃”中揭示了一种包括作为电荷捕获材料的电荷捕获层的存储装置，其中，可通过利用原子层沉积(ALD)法形成HfO₂和Al₂O₃薄膜的纳米叠层(nanolaminate)薄膜来形成电荷捕获层。

当在存储装置中使用诸如在第2004/0264236A1号美国专利公开中揭示的镧系金属的金属杂质(可形成在用作捕获并保持电荷的层(例如，用作电荷捕获层)的绝缘薄膜中)，或者在存储装置中使用第6,998,317号美国专利中揭示的HfO₂薄膜中的可通过等离子体诱发的缺陷时，作为电荷捕获点的缺陷或金属杂质会随机地布置在电荷捕获层中。因此，可能没有按照期望对捕获点之间的水平距离和垂直距离进行控制。因此，会难以控制电荷在捕获点之间的运动。由于这个特性，导致在应当长时间地保持被捕获的电荷的非易失性存储装置中，不能有效地防止沿着垂直方向和水平方向的电荷泄漏。

当使用纳米叠层薄膜时，纳米叠层薄膜中的堆叠在HfO₂和Al₂O₃薄膜中的HfO₂层的缺陷或者HfO₂薄膜和Al₂O₃薄膜之间的界面缺陷的缺陷可作为电荷捕获点。

当SONOS半导体存储装置使用薄膜中的电荷捕获进行操作时，捕获点的密度可决定编程特性和保持特性。为了提高编程速度，会需要使捕获点的密度有效地增大。因为纳米叠层薄膜可利用HfO₂薄膜中的缺陷或界面的缺陷，所以会难以增大捕获点的密度。

发明内容

示例实施例可提供一种电荷捕获型半导体存储装置，其中，该电荷捕获型半导体存储装置可包括含有其位置受控制的金属杂质的高k介电绝缘体(例如，位置调节的、金属掺杂的绝缘体SMI)的薄层作为电荷捕获层。

根据示例实施例，可提供一种制造电荷捕获层的方法，该方法包括：(a)在半导体基底的表面上涂覆第一前驱物材料，并将第一前驱物材料氧化，以形成由绝缘材料形成的第一层；(b)在第一层上涂覆由金属特征的材料形成的第二前驱物材料；(c)在涂覆有第二前驱物材料的表面上供应第一前驱物材料，以使第二前驱物材料的一部分被第一前驱物材料取代；(d)将在(c)中获得的第一前驱物材料和第二前驱物材料氧化，以形成由绝缘材料和金属杂质形成的第二层。可以对该方法执行至少一次，从而形成具有金属杂质被隔离在绝缘材料中的结构的电荷捕获层。

对操作(a)可执行至少一次。在(a)中，可顺序地执行涂覆第一前驱物材料的步骤和提供将第一前驱物材料氧化的氧化剂的步骤。

在(a)和(b)中，通过使第一前驱物材料和第二前驱物材料溢出(spill)，以用第一前驱物材料的分子和第二前驱物材料的分子使表面饱和，从而可涂覆第一前驱物材料和第二前驱物材料。

该示例方法还可包括在涂覆第一前驱物材料或第二前驱物材料之后，进行清洁以去除剩余的气体和反应残留物。

例如，第一前驱物材料可以是金属前驱物例如三甲基铝(TMA)，绝缘材料可以是Al₂O₃。

第二前驱物材料可以是二乙基锌，电荷捕获层可以由Zn掺杂的Al₂O₃形成。H₂O可用作将第一前驱物材料和第二前驱物材料氧化的氧化剂。

根据示例实施例，可以存在一种电荷捕获型半导体存储装置，该装置包括在半导体基底上形成的隧穿绝缘层和在隧穿绝缘层上形成的电荷捕获层。电荷捕获层可具有第一层和第二层，其中，第一层由绝缘层形成，第二层由与第一层的绝缘层相同的绝缘层和可以以分子级被隔离在绝缘材料中的金属杂质形成。电荷捕获型半导体存储装置可包括至少一对的第一层和第二层。

第二层可以由一层形成，第一层由至少一层形成。

第一层和第二层可以以原子层为单位形成。

电荷捕获层可以由Zn掺杂的Al₂O₃形成。

附图说明

通过参照附图对示例实施例的示例性实施例进行详细的描述，示例实施例的上述和其他特征及优点将变得更加清楚，在附图中：

图1是根据示例实施例的电荷捕获型半导体存储装置的示意图；

图2A至图2G示出了根据示例实施例的制造电荷捕获层的方法；

图3是示出了根据示例实施例的形成电荷捕获层的方法的流程图；

图4是示出了作为对比例的在X个循环(cycle)中形成ZnO层和Al₂O₃层的工艺的流程图；

图5示出了可通过根据示例实施例的流程图的示例方法利用原子层沉积(ALD)方法沉积的ZnO薄膜中的组份Zn根据供应DEZ的比率减小的变化；

图6示出了根据示例实施例的示例制造方法制造的电荷捕获型半导体存储装置的示例编程/擦除特性；

图7示出了显示图6中的示例编程/擦除特性的样品的示例保持特性。

具体实施方式

现在，将参照附图更充分地描述示例实施例，在附图中示出了本发明的示例性实施例。

在此公开了示例实施例的详细的说明性的实施例。然而，在此公开的特定结构和功能方面的细节只是代表性的，用于描述示例实施例的目的。然而，示例实施例可以以许多替换的形式来实施，而不应该被理解为仅仅局限于在这里阐述的示例实施例。

因此，虽然示例实施例可以有各种修改和替换的形式，但是通过附图中的示例示出了示例实施例的实施例，并将在此对示例实施例的实施例进行详细的描述。然而，应当理解的是，并不意图将示例实施例限制为所公开的具体形式，相反，示例实施例将覆盖落入示例实施例的范围内的所有修改、等同物和替换物。在附图的整个描述中，相同的标号表示相同的元件。

应该理解的是，尽管在这里可以用术语第一、第二等来描述不同的元件，但是这些元件不应被这些术语所限制。这些术语仅用来将一个元件与另一元件区别开来。例如，在不脱离示例实施例的范围的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。如这里所使用的，术语“和/或”包括相关的所列项的一个或多个的任意组合和全部组合。

应该理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可直接连接到或直接结合到另一元件，或者可存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。其它用来描述元件之间的关系的词语应当以同样的方式来解释(例如，“在...之间”与“直接在...之间”、“邻近的”与“直接邻近的”等)。

这里所用的术语仅是为了描述具体的实施例，而不意图来限制示例实施例。如这里所用的，除非上下文另外明确地指明，否则单数形式也意图包括复数形式。还应该理解，术语“包含”和/或“包括”在此使用时说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。

还应当提出的是，在一些替换的实施方式中，指出的功能/动作可能不按图中指出的顺序出现。例如，根据所涉及的功能/动作，连续示出的两幅图实质上可以是基本同时被执行的，或者有时可按照相反的顺序被执行，

图1是根据本发明实施例的电荷捕获型半导体存储装置10的示意图。为了清晰起见，夸大了图1中的层和区域的厚度。

参照图1，电荷捕获型半导体存储装置10可包括在半导体基底11上形成的栅堆(gate stack)20。

掺杂有预定的导电杂质的第一杂质区13和第二杂质区15可形成在半导体基底11上。第一杂质区13和第二杂质区15中的一个可以是漏区(D)，第一杂质区13和第二杂质区15中的另一个可以是源区(S)。

栅堆20可形成为与第一杂质区13和第二杂质区15接触。栅堆20可包括电荷捕获层23。隧穿绝缘层21可形成在半导体基底11和电荷捕获层23之间。隧穿绝缘层21可形成在半导体基底11上，以与第一杂质区13和第二杂质区15接触。阻挡绝缘层25可形成在电荷捕获层23上，栅电极27可形成在阻挡绝缘层25上。隧穿绝缘层21、电荷捕获层23、阻挡绝缘层25和栅电极27可顺序地堆叠在半导体基底11上。

隧穿绝缘层21的厚度可以是1.5nm至5nm。例如，可利用热氧化法、化学气相沉积(CVD)法或原子层沉积(ALD)法由绝缘薄膜形成隧穿绝缘层21，绝缘薄膜例如为氧化硅(SiO₂)层、氮化硅(Si₃N₄)层、氮氧化硅(SiO_xN_y)层或氧化铝(Al₂O₃)层。

电荷捕获层23可由含有位置受控制的金属杂质的高k介电绝缘体(例如，位置调节的金属掺杂的绝缘体(SMI))的薄层形成。可这样形成电荷捕获层23，即，可以使金属杂质以分子级(molecular level)被隔离在绝缘薄膜中。例如，可这样形成电荷捕获层23，即，可以使ZnO以分子级被隔离在Al₂O₃层中。例如，可利用ALD方法将电荷捕获层23形成为2nm至15nm的厚度。

ALD方法是一种对化学气相沉积(CVD)法的改进方法，用于诱发薄膜的自限制生长(self-limiting growth)。当利用CVD方法沉积金属氧化物层时，可以在通过热解(pyrolysis)和氧化形成薄膜的同时向沉积设备供应将要被沉积为薄层的金属前驱物和氧化气体。在ALD方法中，可顺序地供应金属前驱物和氧气。在供应金属前驱物和供应氧气之间，可以利用惰性气体(例如，Ar)进行清洁(purging)，以从反应器中去除剩余的气体和反应残留物。这道工艺可以在不会使前驱物热解的200℃至300℃下进行。因此，可仅通过表面上的附着反应以原子层为单位(in an atom layer unit)进行控制而形成薄膜。

随后将更详细地描述应用ALD方法制造电荷捕获层23的示例方法。

阻挡绝缘层25可由具有高介电常数和带隙(band gap)的高k介电薄膜形成。例如，阻挡绝缘层25可由Si₃N₄层、HfO₂层、Ta₂O₅层、ZrO₂层或Al₂O₃层形成。

栅电极27可以由逸出功增大的金属层形成。例如，栅电极27可以由金(Au)层或铝层形成。可选择地，例如，栅电极27可以由诸如Ru或TaN的金属、或通常用作半导体存储装置的栅电极的诸如NiSi的硅化物材料形成。

在下文，将参照图2A至图2G描述根据实施例的制造电荷捕获层的示例方法。电荷捕获层23可以由含有金属杂质的绝缘材料形成，例如由含有Zn的Al₂O₃层形成。

参照图2A，可将第一前驱物涂敷到基底31的要被沉积的表面，例如，将第一前驱物涂敷在半导体基底11的其上可形成隧穿绝缘层21的表面上。第一前驱物可采用第一前驱物材料的分子33′使基底31的表面饱和。例如，第一前驱物材料可作为等离子体来提供。当电荷捕获层23由金属氧化物形成时，金属氧化物可用作第一前驱物材料。例如，第一前驱物材料可以是A1前驱物(例如，三甲基铝(TMA))。在下文，第一前驱物材料将表示为TMA。在图2A中，T是指TMA分子的单体。

如图2B所示，可通过供应氧化气体将在基底表面上饱和的TMA分子氧化。例如，可利用作为氧化剂的H₂O将饱和的TMA分子氧化，从而形成由Al₂O₃薄膜形成的第一层33。

如图2C所示，在由Al₂O₃薄膜形成第一层33之后，可将金属特征(metallicity)的第二前驱物材料涂敷到第一层33的表面，从而采用第二前驱物材料的分子35′使第一层33的表面饱和。例如，第二前驱物材料可作为等离子体来提供。第二前驱物材料可以是Zn前驱物(例如，二乙基锌(DEZ))。在下文，第二前驱物材料将表示为DEZ。在图2C中，D是指DEZ分子的单体。

如图2D所示，在用DEZ分子35′使第一层33的表面饱和之后，可通过涂敷TMA分子用TMA分子35″来取代DEZ分子35′的一部分。

如图2E所示，通过在被DEZ分子35′和TMA分子35″饱和的部分上涂敷H2O而将这部分氧化。然后，获得作为薄膜的第二层35，其中，金属杂质35a(ZnO)可以以分子级被隔离在绝缘材料35b(Al₂O₃)内部。

为了获得由金属氧化物和第三金属元素形成的绝缘材料，其中，可以在由绝缘材料形成的膜的期望的部分中以期望的密度来取代这种第三金属元素，可选择地，可使用适于金属的前驱物和适于氧化剂的等离子体，来控制每个金属原子的表面附着率。

如图2F所示，可涂敷TMA分子33′，以使第二层35的表面饱和，并利用H₂O将TMA分子33′氧化，从而形成由Al₂O₃薄膜形成的另一第一层33。

如图2A、图2C、图2D和图2F所示，在涂覆第一前驱物材料或第二前驱物材料之后，可进行清洁，以从反应器中去除剩余的气体和反应残留物。例如，清洁气体可以是惰性气体例如Ar。

每一道工艺可以在不会使前驱物热解的温度200℃至300℃下进行。因此，可以通过仅控制表面上的附着反应以原子层为单位来形成薄膜。

如图2G所示，通过重复地执行所有的工艺，可形成电荷捕获层23，其中，电荷捕获层23可以按这样的方式形成，即，可以使金属杂质以分子级被隔离在绝缘材料中。一些工艺(例如，形成可仅由Al₂O₃膜形成的第一层33的工艺)可重复几次，从而至少一层第一层33可设置在第二层35之间。

图2A至图2G示出了形成第一层33和第二层35的示例工艺，其中，这些工艺仅仅进行了一次。可通过多次形成第一层33，然后形成第二层35来形成电荷捕获层23。

当对电荷捕获层23以原子层为单位进行计数的堆叠层的总数被预先确定时，如果在第二层35之间的第一层33的堆叠数量较大，则会减小金属杂质在电荷捕获层23中的总含量。相反，当形成在第二层35之间的第一层33的堆叠数量较小时，则会增大金属杂质在电荷捕获层23中的总含量。

因为可利用ALD方法以原子层为单位形成第一层33和第二层35，所以可通过控制形成在第二层35之间的第一层33的堆叠数量，来控制金属杂质在电荷捕获层23中的总含量。即，可控制用作捕获点的金属杂质的掺杂密度。另外，可通过控制形成在第二层35之间的第一层33的堆叠数量来控制金属杂质的位置(例如，电荷捕获点的位置)。

因此，根据示例实施例，可控制第二前驱物材料(例如，DEZ)的分子被第一前驱物材料(例如，TMA)的分子取代的量。因此，可控制金属杂质的量(掺杂密度)，也可控制金属杂质的位置。因此，可形成由包括金属杂质(其位置受控制)的高k介电绝缘体薄膜(SMI)形成的电荷捕获层23。

当通过上述示例工艺在包括隧穿绝缘层21的半导体基底11上形成电荷捕获层23之后，形成阻挡绝缘层25和栅电极27时，可获得图1中所示的栅堆20。

根据示例实施例，可在形成电荷捕获层23的过程中进行退火处理。在这种情况下，可更精确地产生电荷捕获点，其中，例如可通过Zn原子取代Al原子来捕获残留的电子或空穴。

在下文，将描述根据示例实施例的电荷捕获层23及其特性。

在示例实施例中，TMA可用作Al前驱物，DEZ可用作Zn前驱物，水(H₂O)可用作氧化剂，沉积温度可以是250℃。在Thin Solid Films 2002年第413卷的186页至197页，已由M.D.Groner等人报导了利用TMA和水的ALD方法及沉积的Al₂O₃薄膜的电特性，在Thin Solid Films 2005年第478卷的103页至108页，已由Kim等人报导了利用DEZ和水沉积的ALD ZnO薄膜。

在沉积Zn掺杂的Al₂O₃(Al₂O₃:Zn)薄膜之前，可分别利用ALD方法在250℃下沉积Al₂O₃和ZnO，从而分别检查Al₂O₃薄膜和ZnO薄膜的生长速度。Al₂O₃和ZnO的生长速度分别是～1.2/循环(/cycle)和～1.4/循环。Al₂O₃和ZnO各自的工艺条件如下：

Al₂O₃：前驱物为TMA，氧化剂为水，生长温度为250℃，清洁气体为Ar(1600sccm)

TMA(0.5秒)-Ar(5秒)-水(2秒)-Ar(5秒)

ZnO：前驱物为DEZ，氧化剂为水，生长温度为250℃，清洁气体为Ar(1600sccm)

DEZ(2秒)-Ar(5秒)-水(2秒)-Ar(5秒)

在根据示例实施例的电荷捕获型半导体存储装置中，当电荷捕获层23作为Zn掺杂的Al₂O₃(Al₂O₃:Zn)薄膜沉积时，可使用前驱物和氧化剂。

图3是根据示例实施例的形成电荷捕获层23的示例方法的流程图。在图3中，只附着TMA的沉积工艺的Y子循环(sub-cycle)以及在不执行氧化工艺的条件下直接供应DEZ的工艺被重复进行X个循环(其中，X是大于1的整数，Y是大于1的整数)。换言之，作为子循环，可一次或多次执行在第二层之间形成第一层(Al₂O₃薄膜)的步骤，可一次或多次执行顺序地形成由至少一层形成的第一层和由一层形成的第二层的工艺。

图4是作为对比例的在X个循环中重复地形成ZnO层和Al₂O₃层的示例工艺的流程图(对比工艺流程图)。当如图3所示执行示例工艺，并且ZnO膜和Al₂O₃膜的每个的生长速度应用于Zn掺杂的Al₂O₃(Al₂O₃:Zn)薄膜时，生长速度应当是2.6/循环。然而，根据对比工艺流程图的沉积速度是大约2.1/循环。这个结果可能是因为在由一层形成薄膜的情况下的沉积速度明显不同于在由多层形成薄膜的情况下的沉积速度。然而，在示例实施例中，这个结果可能是因为生长的一个ZnO层被顺序沉积的Al₂O₃的前驱物TMA蚀刻。

Elam等人在Chem.Mater.2003年第15卷的1020页中报导，因为Zn被TMA蚀刻，所以随着ZnO/Al₂O₃纳米薄膜沉积，薄膜的组份和厚度偏离了混合规律(rule)。

通过电感耦合等离子体原子发射光谱(ICP-AES，inductively coupledplasma-atomic emission spectroscopy)来分析通过图4中示出的对比工艺流程图沉积的薄膜，Zn在薄膜中的含量(Zn/(Zn+Al)×100)为11.2％，这是相当高的。因为从保持特性的角度来看，优选的是，抑制所存储的电荷在电荷捕获层中沿着水平方向或垂直方向的运动，所以优选的是可进一步降低Zn的含量。

根据图3的示例工艺的流程图，可将氧化工艺排除在外，从而使Zn的蚀刻效果最大化。因此，可显著地降低Zn在沉积的薄膜中的含量。

当在图3中示出的示例工艺的子循环Y＝1的情况下沉积薄膜时，薄膜的沉积速度为1.17/循环。这个结果接近于Al₂O₃的生长速度，表明可显著地降低Zn的流入(inflow)。另外，薄膜中Zn的含量按照预期地降低到5.1％。

因此，在示例实施例中，当只附着TMA的沉积工艺的Y子循环和在不进行氧化工艺的条件下直接供应DEZ的工艺被重复进行X个循环时，可显著地降低Zn在薄膜中的含量，并且可控制捕获点之间的沿着堆叠方向(垂直方向)的位置。换言之，可有效地控制电荷捕获层23中的捕获位置和密度。因此，在保持特性改进的非易失性半导体存储装置中，可抑制所存储的电荷在电荷捕获层中沿着水平方向或垂直方向的运动。

图5示出了利用原子层沉积(ALD)沉积的ZnO薄膜中的组份Zn根据在供应工艺中降低DEZ的比率的示例方法的变化的示例。例如，对于Y＝2、5和10，执行工艺中的Y子循环，用于研究Zn的流入量，在图5中示出了当Y＝1时的结果。

在图5中可以看出，Y子循环的次数(TMA工艺的次数)越小，Zn在薄膜中的流入比率(inflow ratio)越大。然而，Zn的流入比率会逐渐饱和。换言之，随着Y子循环的次数增大，会降低Zn在薄膜中的流入比率。

因此，可通过控制Y子循环的次数来控制Zn在薄膜中的流入比率(电荷捕获数量的密度)。另外，因为以原子层为单位来堆叠层，所以可通过控制Y子循环的次数来控制Zn的流入位置(电荷捕获点的位置)。

因此，可任意地控制电荷捕获点之间的水平距离和垂直距离。即，可在电荷捕获层中有效地控制电荷捕获位置和密度。

图6示出了根据示例实施例制造的电荷捕获型半导体存储装置的编程/擦除特性。

对于具有利用热氧化法形成的厚度为5nm的作为隧穿绝缘层21的氧化硅层、通过在Y＝1的情况下应用图3中的本发明的工艺在隧穿绝缘层21上形成的厚度为7nm的电荷捕获层23以及利用ALD方法形成的厚度为20nm的作为阻挡绝缘层25的HfO₂层的样品，获得图6中示出的编程/擦除特性。

为了检验编程特性，通过在施加到栅电极的电压在14V至20V的范围内使编程时间从10^-7秒至1s发生改变，来记录平带电压(flat band voltage)的变化。为了检验擦除特性，通过在施加到栅电极的电压在-20V至-14V的范围内使擦除时间从10^-7秒至1s发生改变，来记录平带电压的变化。图7示出了显示图6中的编程/擦除特性的样品的保持特性。图7中示出的结果示出了当在室温下，在施加到栅电极27的电压为20V并且编程时间为0.1s的条件下对电荷捕获型半导体存储装置(样品)进行编程，并且在电压为-20V且擦除时间为1ms的条件下对该样品进行擦除时平带电压根据时间的变化。图7表明，即使在10年以后，足够的存储窗口也可以是有保障的。

如上所述，根据示例实施例，可由含有其位置受到控制的金属杂质的SMI膜形成电荷捕获层。因此，可有效地控制电荷捕获层中的捕获位置和密度。因此，可实现保持特性改进的非易失性半导体存储装置。

虽然已经参照附图具体示出和描述了示例实施例，但是本领域的普通技术人员应该理解，在不脱离由权利要求限定的示例实施例的精神和范围的情况下，可在此进行形式和细节方面的各种改变。