一种数字示波器的波形显示方法及数字示波器

摘要

本发明为一种数字示波器的波形显示方法及数字示波器，本发明采集外部模拟信号并将采集的模拟信号转换为数字信号；接收所述的数字信号并存储为数字信号数据；接收外部响应生成第一窗体参数和第二窗体参数，并根据第一窗体参数和第二窗体参数得出第一窗体缩放比例和第二窗体缩放比例；读取存储的数字信号数据，并根据第一窗体缩放比例和第二窗体缩放比例对读取的数字信号数据进行缩放处理，生成第一显示数据和第二显示数据；将第一显示数据所对应的波形和/或数据在第一窗体显示；将第二显示数据所对应的波形和/或数据在第二窗体显示。可以在两个窗体上以不同的时基显示波形，使数字存储示波器在显示特殊信号时更直观、方便。

说明书

技术领域

本发明涉及数字示波器技术，特别涉及数字示波器的波形处理和显示，具体的讲是一种数字示波器的波形显示方法及数字示波器。

背景技术

在现有技术中，数字示波器的主要构成如图1所示，其包括：控制处理单元、外部模拟信号输入单元(模拟前端)、LCD显示单元、键盘输入单元以及电源，其中：控制处理单元由CPU、存储器、逻辑电路组成；模拟前端由探针102、VGA放大器101和模数转换器(A/D)组成。

现有技术中的数字示波器一般以单一窗体的传统显示方式来显示波形，也就是说通道CH1、CH2、CH3、CH4、MATH等信号都在同一个窗体中显示出来。由于示波器的时基只有一个，也就是通道CH1、CH2、CH3、CH4仅可以用一个触发源触发同步。因此这种显示方式虽然可以满足大部分测量的需要，但是，在测量一些复杂信号时，其弱点就明显体现出来。如在测一个调幅信号时，由于示波器的时基只有一个，这样在显示波形时就仅能观察到调幅信号或者载波信号，无法同时观察载波和调制波，使得分析波形变得更加复杂。

如图7所示，现有技术中，当在示波器显示屏的窗体上观察信号时，仅能观察到波形的轮廓或者细节，而无法同时既观察到波形的整体轮廓，又观察到波形细节。而当两通道同时观察不同频率的信号时，特别是频率相差比较大时，在一个时基下往往无法同时观察两个信号的整体轮廓。

发明内容

本发明的目的在于提供一种数字示波器的波形显示方法及数字示波器，用以使数字示波器可以同时显示两个窗体(主窗体和延迟窗体)，并且可以在两个窗体上以不同的时基显示波形，使数字存储示波器在显示特殊信号时更直观、方便。

为了实现上述的发明目的，本发明提供了：一种数字示波器的波形显示方法，其包括以下步骤：采集外部模拟信号并将采集的模拟信号转换为数字信号；接收所述的数字信号并存储为数字信号数据；接收外部响应生成第一窗体参数和第二窗体参数，并根据第一窗体参数和第二窗体参数得出第一窗体缩放比例和第二窗体缩放比例；读取存储的数字信号数据，并根据第一窗体缩放比例和第二窗体缩放比例对读取的数字信号数据进行缩放处理，生成第一显示数据和第二显示数据；将第一显示数据所对应的波形和/或数据在所述的第一窗体显示；将第二显示数据所对应的波形和/或数据在所述的第二窗体显示。

所述的第一窗体为主窗体，所述的第二窗体为延迟窗体；根据主窗体的缩放比例对读取的数字信号数据进行缩放处理，生成主显示数据；根据延迟窗体的缩放比例对读取的数字信号数据进行缩放处理，生成延迟显示数据；将主显示数据所对应的波形和/或数据在所述的主窗体显示；将延迟显示数据所对应的波形和/或数据在所述的延迟窗体显示。

所述的第一窗体和第二窗体以不同的时基显示波形。

所述的第一窗体用于显示一个通道的数据，所述的第二窗体用于显示另一个通道的数据。

为了实现上述的发明目的，本发明还提供了一种数字示波器，该数字示波器包括：模拟信号采集装置、模数转换装置、控制处理装置、存储装置、外部响应装置及显示装置；所述的模拟信号采集装置通过模数转换装置与控制处理装置连接，所述的存储装置、外部响应装置及显示装置分别与控制处理装置连接；该数字示波器还包括：波形处理装置，该波形处理装置分别与所述的控制处理装置、存储装置和模数转换装置连接；其中：所述的控制处理装置，接收外部响应装置的指令生成第一窗体参数和第二窗体参数，并根据第一窗体参数和第二窗体参数得出第一窗体缩放比例和第二窗体缩放比例；所述的波形处理装置进一步包括：数字信号接收单元，用于接收模拟信号采集装置采集的并由模数转换装置转换的数字信号，并将接收的数字信号存入所述的存储装置；缩放比例接收单元，用于接收控制处理装置传来的第一窗体缩放比例和第二窗体缩放比例；数字信号缩放单元，用于从所述的存储装置读取存储的数字信号数据，并根据第一窗体缩放比例和第二窗体缩放比例对读取的数字信号数据进行缩放处理，生成第一显示数据和第二显示数据；所述的波形处理装置将生成的第一显示数据和第二显示数据传送给所述的控制处理装置，所述的控制处理装置控制所述的显示装置将第一显示数据所对应的波形和/或数据在所述的第一窗体显示，将第二显示数据所对应的波形和/或数据在所述的第二窗体显示。

所述的显示装置为一个显示屏。

所述的显示装置也可由两个显示屏组成，将主显示数据所对应的波形和/或数据在一个显示屏上显示；将延迟显示数据所对应的波形和/或数据在另一个显示屏上显示。

所述的外部响应装置包括键盘、鼠标、触摸屏、通信接口。

本发明的有益效果在于，通过提供一种数字示波器的波形显示方法及数字示波器，实现对复杂信号的细致观察，可以同时观察到调幅信号和载波信号的清晰的轮廓。

当两通道同时观察不同频率的信号时，特别时频率相差比较大时，可以在主窗体显示1通道信号，延迟窗口显示2通道数据，这样就可以保证清晰、同时的观察到两通道数据。

附图说明

图1为现有技术中具数字示波器结构框图；

图2为本发明的具有波形处理装置的数字示波器结构框图；

图3为本发明的实施例2的结构框图；

图4为本发明波形处理装置的结构框图；

图5为本发明缩放处理流程图；

图6为本发明实施例3的结构框图；

图7为现有技术中单窗体的显示示意图；

图8为本发明两个窗体的显示示意图。

具体实施方式

以下结合附图说明本发明的具体实施方式。

实施例1

如图3所示，本发明为一种数字示波器的波形显示方法，该方法通过数字示波器的模拟前端采集外部模拟信号，该模拟前端由通道1前端(CH1)、通道2前端(CH2)以及其他前端组成。模拟前端将采集的模拟信号传送给模数转换器(ADC)将采集的模拟信号转换为数字信号。将所述的数字信号顺序存储至数字示波器的存储深度。然后控制处理装置接收外部相应装置的配置指令后生成主窗体(第一窗体)参数和延迟窗体(第二窗体)参数，并根据主窗体参数、延迟窗体参数以及时基、采样率生成主窗体缩放比例和延迟窗体缩放比例，并将生成的主窗体缩放比例和延迟窗体缩放比例传送给波形处理装置。波形处理装置在进行缩放处理时执行如下缩放处理步骤(如图5所示)：如果主窗体缩放比例大于或等于1，则对从存储装置中读取的数据进行缩小处理；如果主窗体缩放比例小于1，则对从存储装置中读取的数据进行放大处理。如果延迟窗体缩放比例大于或等于1，则对从存储装置中读取的数据进行缩小处理；如果延迟窗体缩放比例小于1，则对从存储装置中读取的数据进行放大处理。经过缩放处理后生成主显示数据和延迟显示数据。

波形处理装置将缩放处理后的主显示数据和延迟显示数据传送给控制处理装置。控制处理装置控制所述的显示装置将主显示数据所对应的波形和/或数据在所述的主窗体显示，将延迟显示数据所对应的波形和/或数据在所述的延迟窗体显示，两个窗体均在同一显示屏上显示。

实现对复杂信号的细致观察时，可以同时观察到调幅信号和载波信号的清晰的轮廓。当两通道同时观察不同频率的信号时，特别是频率相差比较大时，可以在主窗体显示1通道信号，延迟窗口显示2通道数据，这样就可以保证清晰、同时的观察到两通道数据。

实施例2

如图2所示为实现本发明方法的数字示波器，该数字示波器包括：模拟信号采集装置、模数转换装置、作为控制处理装置的CPU、存储器、作为外部响应装置的键盘(也可采用触摸屏、鼠标、通行接口等)、作为显示装置的LCD；所述的模拟信号采集装置通过模数转换装置与CPU连接，LCD与CPU连接；该数字示波器还包括：波形处理装置，该波形处理装置分别与所述的CPU、存储器和模数转换装置连接。

CPU接收键盘的指令生成第一窗体参数和第二窗体参数，并根据第一窗体参数和第二窗体参数得出第一窗体缩放比例和第二窗体缩放比例。

如图4所示，所述的波形处理装置进一步包括：数字信号接收单元，用于接收模拟信号采集装置采集的并由模数转换装转换的数字信号，并将接收的数字信号存入所述的存储装置；缩放比例接收单元，用于接收CPU传来的第一窗体缩放比例和第二窗体缩放比例；数字信号缩放单元，用于从所述的存储装置读取存储的数字信号数据，并根据第一窗体缩放比例和第二窗体缩放比例对读取的数字信号数据进行缩放处理，生成第一显示数据和第二显示数据；所述的波形处理装置将生成的第一显示数据和第二显示数据传送给CPU，CPU控制所述的显示装置将第一显示数据所对应的波形和/或数据在所述的第一窗体显示，将第二显示数据所对应的波形和/或数据在所述的第二窗体显示。两个窗体均在同一LCD显示屏上显示。

实施例3

本发明数字示波器的基本原理，参考图6：该数字示波器主要包括了模拟前端，模数转换(ADC)信号转换，现场可编程门阵列(FPGA)单元数据处理、控制，数字信号处理(DSP)系统控制，高速存储器(SRAM)，键盘，LCD。

模拟前端主要作用是实现信号的增益、偏移、带宽控制，控制信号来自FPGA，控制信息来自DSP传输至FPGA。

ADC信号转换主要作用将前端调理好的模拟信号转换为数字信号，并且送到FPGA以供处理。

DSP接收外部响应装置的指令生成主窗体参数和延迟窗体参数，并根据主窗体参数和延迟窗体参数得出主窗体缩放比例和延迟窗体缩放比例。

FPGA的主要功能包括数据处理、逻辑控制、触发、时基控制等，它是整个数字示波器的核心。FPGA中具有一个波形处理装置，该波形处理装置进一步包括：数字信号接收单元，用于接收ADC信号并将接收的ADC信号数据存储到SRAM；缩放比例接收单元，用于接收DSP传来的主窗体缩放比例和延迟窗体缩放比例；数字信号缩放单元，用于从SRAM读取存储的数字信号数据，并根据主窗体缩放比例和延迟窗体缩放比例对读取的数字信号数据进行缩放处理，生成主显示数据和延迟显示数据。FPGA将生成的主显示数据和延迟显示数据传送给DSP。

缩放(Ultrazoom)的技术实现原理过程参考附图5，其中波形处理装置在进行缩放处理时执行如下缩放处理步骤：如果主窗体缩放比例大于或等于1，则对从存储装置中读取的数据进行缩小处理；如果主窗体缩放比例小于1，则对从存储装置中读取的数据进行放大处理。如果延迟窗体缩放比例大于或等于1，则对从存储装置中读取的数据进行缩小处理；如果延迟窗体缩放比例小于1，则对从存储装置中读取的数据进行放大处理。经过缩放处理后生成主显示数据和延迟显示数据。

当ADC采集信号至FPGA现场可编程门阵列(Field Programmable GateArray)，FPGA本身是标准的单元阵列，没有一般的IC所具有的功能，但用户可以根据自己的需要，通过专门的布局布线工具对其内部进行编程，设计出自己的专用集成电路。由于FPGA以纯硬件的方式进行并行处理，而且不占用CPU的资源，使系统可以达到很高的性能。

DSP接收FPGA传来的主显示数据和延迟显示数据，并控制LCD将主显示数据所对应的波形和/或数据在所述的主窗体显示，将延迟显示数据所对应的波形和/或数据在所述的延迟窗体显示。之后，DSP读取高速SRAM的全部数据。

DSP系统包括了数据处理、显示、接口、消息处理等各项功能，它功能强大，应用范围广泛是整个数字示波器的灵魂。

图8为采用两个窗体显示波形的示意图，它与现有技术的显示(如图7所示)具有明显的区别。采用以上技术方案能达到以下技术效果：

1)实现对复杂信号的细致观察。一般情况下，当仅在主窗体观察信号时，仅能观察到波形的轮廓或者细节，而无法同时既观察到波形的整体轮廓，又观察到波形细节。如图8所示：观察一个调幅信号时，使用Ultrazoom技术，可以同时观察到调幅信号和载波信号的清晰的轮廓。

2)当两通道同时观察不同频率的信号时，特别是频率相差比较大时，在一个时基下往往无法同时观察两个信号的整体轮廓。这种情况下，使用Ultrazoom技术可以在主窗体显示1通道信号，延迟窗口显示2通道数据，这样就可以保证清晰、同时的观察到两通道数据。

在实施例3中存在一个可选方案，即：采用两个LCD显示器，分别与DSP连接，一个用于显示主窗体及其波形数据，另一个显示延迟窗体及其波形数，两个LCD显示器可等大小，也可不同大小。

以上具体实施方式仅用于说明本发明，而非用于限定本发明。