集成电路、集成电路自测试方法和包括该集成电路的光盘设备

摘要

本发明公开了一种集成电路、一种该集成电路的自测试方法和一种包括该集成电路的光盘设备。该集成电路包括AD转换器和构造来测试该AD转换器的自测试电路。该自测试电路包括：时钟发生器，其产生用于使AD转换器能够对外部输入的外部正弦波信号进行AD转换的时钟；正弦波发生器，其产生数字形式的内部正弦波信号；减法器，其确定AD转换后的外部正弦波信号与内部正弦波信号之间的差分信号；PLL装置，其使接收差分信号作为输入的锁相环可以控制内部正弦波信号的相位以使内部正弦波信号与外部正弦波信号同相；和平方根计算器，其计算差分信号的平方根来产生对应于AD转换器的诊断信号。

说明书

技术领域

本发明涉及一种集成电路、一种该集成电路的自测试方法和一种包括该集成电路的光盘设备。本发明尤其涉及包括AD转换器的一种集成电路、一种该集成电路的自测试方法以及一种包括该集成电路的光盘设备。

背景技术

目前，高密度记录光盘如HD DVD的出现大大增加来自光盘的再现信号频率。因此，用于对再现信号采样并将其转换成数字形式的AD转换器的转换速度也增加。

与此同时，为了使再现信号的质量保持在高水平，十分重要的是不仅要确保AD转换器高转换速度，还要确保其高转换性能(比如高线性，低噪声性能，或低失真性能)。

因此，AD转换器的性能评估和质量保证是影响光盘设备的性能评估和质量保证的非常重要的关键点。

传统上已经提出各种用来评估AD转换器性能的评估方法和设备。例如，JP-A 11-98016公开了一种涉及用于评估AD转换器性能的评估设备的技术，该评估设备向AD转换器输入正弦波，在波形存储器中临时存储从AD转换器输出的数字数据，从正弦波存储器读取数字数据来对数字数据执行频率变换(比如FFT或小波变换)的信号处理，并从而评估AD转换器的性能。

对于评估AD转换器，重要的是不仅要评估AD转换器的单独性能，还要评估当AD转换器包括在设备中以及在外围电路的操作环境下操作时的性能。换句话说，对包括在设备中时的AD转换器提供执行自测试和性能评估的能力是必要的。

适应对更小更低成本的光盘设备的需要，已经开发出其中在单个高集成电路里装入AD转换器和许多其它数字电路的构造。在这种构造中，从外部高速地单独提取AD转换器的输出在技术上有困难。

在此情况下，把自测试电路合并到高集成电路中来代替把AD转换器的输出提取到高集成电路外部是有效的。然而，在JP-A11-98016中公开的构造不能当作在集成电路的成本和使用效率方面的合理解决方式，因为在频率转换的信号处理中包括的波形存储器和大型电路被包括来作为集成电路中自测试电路的一部分。

发明内容

考虑到上述情形而做出本发明。本发明一个目的是提供一种包括AD转换器和能够在做出恰当性能评估的同时以相对简单的构造执行自测试的集成电路、一种该集成电路的自测试方法、和一种包括该集成电路的光盘设备。

为了解决上述问题，根据本发明一个方面的集成电路包括AD转换器和构造来测试该AD转换器的自测试电路。该自测试电路包括：时钟发生器，其构造来产生用于使AD转换器能够对外部输入的外部正弦波信号进行AD转换的时钟；正弦波发生器，其构造来产生数字形式的内部正弦波信号；减法器，其构造来确定AD转换后的外部正弦波信号与内部正弦波信号之间的差分信号；PLL装置，其构造来使接收差分信号作为输入的锁相环可以控制内部正弦波信号的相位，以使内部正弦波信号与外部正弦波信号同相；和平方根计算器，其构造来计算差分信号的平方根来产生对应于AD转换器的诊断信号。

为了解决上述问题，根据本发明的另一方面的光盘设备包括构造来旋转光盘的盘电动机、构造来读取记录在光盘记录表面上的数据的拾取器、和集成电路。该集成电路包括构造来对拾取器读取的再现信号进行AD转换的AD转换器和构造来测试该AD转换器的自测试电路。该自测试电路包括：时钟发生器，其构造来产生用于使AD转换器能够对外部输入的外部正弦波信号进行AD转换的时钟；正弦波发生器，其构造来产生数字形式的内部正弦波信号；减法器，其构造来确定AD转换后的外部正弦波信号与内部正弦波信号之间的差分信号；PLL装置，其构造来使接收差分信号作为输入的锁相环可以控制内部正弦波信号的相位；和平方根计算器，其构造来计算差分信号的平方根来产生对应于AD转换器的诊断信号。

为解决上述问题，根据本发明又一方面，用于包括了AD转换器的集成电路的自测试方法包括步骤：产生一个时钟，其用于使AD转换器可对外部输入的外部正弦波信号进行AD转换；使用该时钟来对外部正弦波信号进行AD转换；产生数字形式的内部正弦波信号；确定AD转换后的外部正弦波信号与内部正弦波信号之间的差分信号；使接收该差分信号作为输入的锁相环可以控制内部正弦波信号的相位，以使该内部正弦波信号与外部正弦波信号同相；计算该差分信号的平方根来产生对应于AD转换器的诊断信号。

采用根据本发明的前述包括AD转换器的集成电路、该集成电路的自测试方法、和包括该集成电路的光盘设备，该集成电路可在做出恰当性能评估的同时以相对简单的构造执行自测试。

附图说明

结合于此并构成本说明书一部分的附图说明了本发明的实施例，并和以上概述以及下面给出的实施例的详述一起用于说明本发明的原理。

图1说明根据本发明第一实施例的集成电路的示例构造。

图2说明PLL装置的示例构造。

图3A和3B说明相位比较器的操作概念。

图4说明根据本发明第二实施例的集成电路的示例构造。

图5说明根据本发明一个实施例的光盘设备的示例构造。

具体实施方式

下面将参考附图描述根据本发明的集成电路、该集成电路自测试方法、和包括该集成电路的光盘设备的实施例。

(1)集成电路

图1说明根据本发明第一实施例的集成电路的示例构造。

集成电路1包括AD转换器(ADC)2和自测试电路3。AD转换器2把来自DVD之类的再现模拟信号转换成数字信号。AD转换器2的转换速度有100MHz或更高。

自测试电路3对AD转换器2进行制造缺陷或性能衰退的测试并做出诊断。

图1说明了包括AD转换器2和用于测试AD转换器2的自测试电路3的集成电路1，而集成电路1还可包括数字电路，比如用于把从光盘再现的信号解调并转换成数字形式的解调电路。

自测试电路3包括时钟发生器4、减法器5、正弦波发生器6、PLL装置7、平方根计算器8、幅度检测器9、偏差检测器10和切换装置11。

时钟发生器4产生用来使AD转换器2可对在集成电路1执行测试时被外部输入的正弦波信号(外部正弦波信号Vext)进行采样。这里，适当时钟频率由处理器(未示出)等来确定。

正弦波发生器6产生数字形式的正弦波信号(内部正弦波信号Vint)来与AD转换所获得的外部正弦波信号Vext作比较。内部正弦波信号Vint是根据从PLL装置7输出的被控相位量θ而产生的。

减法器5对外部正弦波信号与内部正弦波信号沿时间轴执行减法以产生差分信号ΔV。

在PLL装置7中，接收差分信号ΔV作为输入的锁相环控制内部正弦波信号Vint的相位，以使内部正弦波信号Vint与外部正弦波信号Vext同相。

平方根计算器8计算差分信号ΔV的平方根。把差分信号ΔV结果作为诊断信号输出到自测试电路3的外部。

幅度检测器9检测外部正弦波信号Vext的幅值(例如峰峰值)并把检测到的幅值通过切换装置11输出到集成电路1的外部。此幅值用来调整用作外部正弦波信号Vext的振荡源的外部正弦波发生器100的幅度。

偏差检测器10检测外部正弦波信号Vext的偏差值并把检测到的偏差值通过切换装置11输出到集成电路1的外部。例如通过短接AD转换器2的输入端子来使输入端电压为零并对AD转换器2的输出结果求平均来检测该偏差值。

切换装置11是对检测到的偏差值和检测到的幅度中任一个进行选择并输出到集成电路1的外部的开关。

现在将描述如上所述构造的集成电路1的操作。

用来评估AD转换器性能的方法的典型示例包括静态性能评估法和动态性能评估法。静态性能评估法包含对AD转换器施加直流电压，而动态性能评估法包含对AD转换器施加周期信号，如正弦波形信号。动态性能评估法的已知示例包括FFT法和曲线拟合法(例如见JP-A11-98016)。

FFT法是把正弦波信号从外部输入到AD转换器并对AD转换后的正弦波信号实施FFT的方法。然后，根据FFT的结果评估AD转换器的性能。在FFT法中，根据基频分量(S)与所有其它频率分量(N)之比(即S/N(dB))来确定AD转换器的有效位数。

与上述的FFT法相似，曲线拟合法是把正弦波信号从外部输入到AD转换器中的方法。然而，曲线拟合方法包括确定理想正弦波的参数以使AD转换后的正弦波信号与理想正弦波之间的方差最小化。确定的参数定义了理想正弦波的波形。随后，从理想正弦波与AD转换后的正弦波信号之间的方差来估计AD转换器的有效位数。获得的方差值对应于FFT法中的(N)，并且AD转换后的正弦波信号的幅度对应于FFT法中的(S)。换句话说，在FFT法中(N)是沿频率轴确定的，而在曲线拟合法中(N)是沿时间轴确定的。

本实施例的自测试电路3根据与前述曲线拟合法相似的原理来实时地施行评估方法。

更具体地说，在自测试电路3中，正弦波发生器6实时地产生曲线拟合法下的“理想正弦波”，而减法器5和平方根计算器8实时地确定所产生的“理想正弦波”与AD转换后的外部正弦波信号Vext之间的方差。

理想的正弦波由三个参数决定：偏差、幅度、和相位(其包含频率的概念)。在本实施例中，内部正弦波信号Vint的相位受到PLL装置7中的锁相环的控制，因此其与外部正弦波信号Vext的相位相符。

对于偏差和幅度，调整输入侧即外部正弦波发生器100，以使外部正弦波信号Vext的偏差和幅度等于内部正弦波信号Vint的偏差和幅度。由于内部正弦波信号Vint是以数字形式产生的信号，因此内部正弦波信号Vint的偏差和幅度是可以提前精确确定的已知值。

因此，调整外部正弦波发生器100以使由偏差检测器10和幅度检测器9分别检测的外部正弦波信号Vext的偏差和幅度等于内部正弦波信号Vint的已知的偏差和幅度。

由于偏差和幅度随时间不会显著变化，因此可以手动调整外部正弦波发生器100。作为另一种选择，也可以提供允许自动调整外部正弦波发生器100的附加功能。

接下来将描述PLL装置7执行的相位控制。

图2说明根据本实施例的PLL装置7的示例构造。PLL装置7包括相位比较器71、环路滤波器单元72、积分器73、和延时单元74。

本实施例的相位比较器71接收外部正弦波信号Vext与内部正弦波信号Vint之间的差分信号ΔV。随后，根据该差分信号ΔV和作为积分器73的输出的被控相位量θ，相位比较器71确定外部正弦波信号Vext与内部正弦波信号Vint之间的相位误差Δφ。

图3A和3B说明用于确定相位误差Δφ的方法的概念。在图3A和3B中，外部正弦波信号Vext以虚线表示，内部正弦波信号Vint以实线表示。

图3A说明内部正弦波信号Vint的相位超前外部正弦波信号Vext的状态。图3A的水平轴代表内部正弦波信号Vint的相位(被控相位量θ)。外部正弦波信号Vext与内部正弦波信号Vint之间的差分信号ΔV既是减法器5的输出，也是PLL装置7的输入。

从图3A可看出，被控相位量(其为正弦波发生器6的输入)θ在0≤θ＜π的范围内时差分信号ΔV具有负值，而被控相位量θ在π≤θ＜2π的范围内时差分信号ΔV具有正值。

另一方面，图3B说明内部正弦波信号Vint的相位滞后外部正弦波信号Vext的状态。从图3B可看出，被控相位量(其为正弦波发生器6的输入)θ在0≤θ＜π的范围内时差分信号ΔV具有正值，而被控相位量θ在π≤θ＜2π的范围内时差分信号ΔV具有负值。

根据这些特性，本实施例的相位比较器71使用差分信号ΔV和被控相位量θ确定相位误差Δφ如下：

Δф＝sign(θ)*ΔV

当0≤θ＜π时sign(θ)＝-1

当π≤θ＜2π时sign(θ)＝+1

按照上述等式确定的相位误差Δφ由环路滤波器72滤波并随后由积分器73积分。这样产生了被控相位量θ，根据被控相位量θ，正弦波发生器6产生内部正弦波信号Vint。

锁相环操作来使得相位误差Δφ为零。因此，当锁相环锁定时，内部正弦波信号Vint的相位与外部正弦波信号Vext一致(即，内部正弦波信号Vint与外部正弦波信号Vext同相)。

由正弦波发生器6产生的内部正弦波信号Vint是要与外部正弦波信号Vext比较的基准正弦波信号，从而需要具有高纯度。然而，使用已知技术来构建相对简单的数字电路，可以产生有足够高精度的正弦波。

在PLL装置7中的延迟单元74确定正弦波发生器6和减法器5中要被补偿的处理延迟量。

因此，产生了与外部正弦波信号Vext同相的内部正弦波信号Vint。此时，如上所述，调整外部正弦波发生器100以使外部正弦波信号Vext的偏差和幅度等于内部正弦波信号Vint的偏差和幅度。

因此，外部正弦波信号Vext与内部正弦波信号Vint之间在减法器5的输入点的关系和传统上使用的前述曲线拟合法中输入正弦波与理想正弦波之间的关系相同。因此，差分信号ΔV的平方根值，即从平方根计算器8输出的平方根值，可以用作对表示AD转换器2精度的有效位数进行估计的指标。

如果从平方根计算器8输出的平方根值超出预定阈值，则判定AD转换器2具有某种制造缺陷。

在图1和图2中说明的自测试电路3的构造一看之下似乎很复杂。然而，自测试电路3不需要大型波形存储器等并且基本上可以由相对简单的数字逻辑电路组成。因此，自测试电路3的尺寸与当下可得的高集成电路的总尺寸之比并不高。

另外，与原始采样信号不同，从自测试电路3输出的诊断信号并非高速信号。该诊断信号是具有可大体认为是常数的平方根形式的低速信号。因此，诊断信号被输出到自测试电路3的外部所通过的接口的构造可以做得非常简单。而且，在确定AD转换器2质量过程中所包括的基本处理在自测试电路3中完成。因此在自测试电路3的外部，可以通过把从自测试电路3输出的平方根值与一个阈值相比较来简单地确定AD转换器2的质量。另一种选择是，此质量确定功能可整合到自测试电路3中。

采用本实施例的前述集成电路1，包括AD转换器的集成电路1可在做出恰当性能评估的同时以相对简单的构造执行测试或自诊断。

(2)测试过程

现在将描述由第一实施例的集成电路1执行的测试过程。

在测试的第一步骤中，调整外部正弦波发生器100产生的正弦波的频率、幅度和偏差。该频率可以近似地被设置到要进行测量的预定频率。

对于偏差调整，把外部正弦波发生器100的输出幅度设置到零(或短接AD转换器2的输入端子)，时钟发生器4设置来产生预定频率的时钟，并且切换装置11切换到偏差检测器10的一侧。随后，调整外部正弦波发生器100的输出直流电平(或AD转换器2的输入直流电平)以使偏差检测器10的输出等于内部正弦波信号Vint的已知偏差(例如零)。

接着，切换装置11切换到幅度检测器9的一侧来使外部正弦波发生器100可产生适当幅度的正弦波。随后，调整外部正弦波发生器100产生的正弦波的幅度以使幅度检测器9检测的幅值等于内部正弦波信号Vint的已知幅度。

在第二步骤中，把外部正弦波发生器100产生的正弦波频率和时钟发生器4产生的时钟频率设置成多个值，其中将要对每个值进行测试。然后，经过一定的时间段之后，PLL装置7锁定并且可以获得平方根值。

当要对多个频率进行测试时，第二步骤可以重复多次。因此，可以测试在集成电路1中包括的AD转换器2。

(3)第二实施例

图4说明根据本发明第二实施例的集成电路1 a的示例构造。第二实施例的集成电路1a与第一实施例的集成电路1(见图1)不同之处在于：设置在时钟发生器4的输出端的时钟切换装置12选择外部时钟发生器101产生的外部时钟和时钟发生器4产生的内部时钟的任一个，并把所选时钟供给AD转换器2。

采用这种构造，如果在时钟切换装置12切换到时钟发生器4一侧时平方根计算器8的输出值没有达到预定标准，并且如果通过把时钟切换装置12切换到外部时钟发生器101的一侧使得平方根计算器8的输出值达到了预定标准，则可以判定缺陷是由时钟发生器4的问题引起的。相反，如果即使把时钟切换装置12切换到外部时钟发生器101的一侧时平方根计算器8的输出值仍没有达到标准，则可判定缺陷是由AD转换器2的问题引起的。

如上所述，采用第二实施例的集成电路1a，可以识别是AD转换器2和时钟发生器4中的哪一个具有引起缺陷的问题。这使得易于减少集成电路1a的制造缺陷。

(4)光盘设备

图5示出包括上述集成电路1的光盘设备20的示例构造。如图所示，光盘设备20包括盘电动机21、拾取器22、RF放大器23、记录单元24、再现单元25、接口单元27、和控制单元26。盘电动机21旋转光盘200。拾取器22从光盘200的记录表面读取数据来输出模拟再现信号。RF放大器23把再现信号的幅度放大到适当电平。记录单元24把从主计算机201输出的记录数据转换成可记录到光盘200上的数据。再现单元25把再现信号解调成可输出到主计算机201的数据。接口单元27对主计算机201传送数据和从主计算机20 1接收数据。控制单元26控制整个光盘设备20。

再现单元25具有集成电路1，该集成电路1包括自测试电路3和对再现信号进行AD转换的AD转换器2。

在本实施例的光盘设备20中，包括AD转换器2的集成电路1构造成易于执行测试。这使得易于减少光盘设备20中的制造缺陷。

本发明并不局限于上述实施例，并且在执行阶段中可在本发明范围内修改和具体实施本发明的组成要素。另外，可通过适当组合上述实施例中公开的多个组成要素来做出本发明的各种实施例。例如，可以省略实施例中公开的一些组成要素。此外，可以对不同实施例中的组成要素进行适当的相互组合。