AVS视频硬件解码器中运动补偿模块的像素预取装置

摘要

一种电子信息技术领域的AVS视频硬件解码器中运动补偿模块的像素预取装置，包括：判决控制单元、写缓存单元、读缓存单元、选通单元、前向预取缓存、后向预取缓存和重读缓存，预先从外部存储器读取预取块存放在预取缓存中，当下一个块解码时所需的参考像素落在预取的范围内，判决控制单元控制运动补偿模块通过选通单元直接从预取缓存读取数据；否则当下一个块解码时所需的参考像素全部不在或有一部分不在预取缓存中，判决控制单元则向存储器提出读请求，填充重读缓存，运动补偿模块从重读缓存读取数据。本发明减少了读取数据量和运动补偿模块对存储器接口带宽的需求，降低整个系统和存储控制器的设计难度。

说明书

技术领域

本发明涉及的是一种电子信息技术领域的装置，具体地说是一种基于数字音视频编解码技术标准的AVS视频硬件解码器中运动补偿模块的像素预取装置。

背景技术

数字音视频编解码技术标准(AVS)是由中国数字音视频编解码技术标准工作组(AVS工作组)牵头创制的音视频信源编码标准，是数字电视、宽带网络流媒体、移动多媒体通信、激光视盘等数字音视频产业群的共性基础标准。在AVS视频硬件解码器的设计与实现中，存储器接口所需的带宽是制约系统性能和成本的重要因素之一。而对存储器进行读写操作的模块中，运动补偿模块是占用存储器接口带宽最多的模块，也往往是整个解码系统的瓶颈。减少运动补偿模块对存储器接口总线占用的时间和读取的数据量，对于降低存储器接口带宽和提高系统性能具有至关重要的意义。和MEPG-2或H.264相似，AVS也是把每帧划分成许多宏块(macroblock)，每个宏块的大小是16×16像素。AVS中的每个宏块又划分成四个8×8块，它们是解码的基本单位。AVS的帧间预测块的大小可以是16×16、16×8、8×16或8×8，对应地，这个宏块拥有的运动矢量的个数是1、2、2或4个。在硬件解码器的设计中，统一基于8×8的块，即如果帧内预测块大小是16×16，则每个8×8块的运动矢量都是相同的，16×8和8×16的情况类似。一个宏块内的四个8×8块的运动矢量是相近的，它们指向的参考帧中的块的位置也是相近的，这是预取思想的基础。实际视频序列的统计数据亦证明这一点。

在运动补偿的过程中，每个8×8块可能有两个参考块，分别称之为前向参考块和后向参考块，每个参考块又包含亮度和色度两部分，称之为亮度参考块和色度参考块。AVS支持1/4亮度像素精度和1/8色度精度的运动补偿，为了插值得到一个块的非整数像素，需要读取的亮度参考块大小都大于或等于8×8，最大为12×11或11×12，需要读取的色度参考块的大小是5×5(4:2:0色度格式下)。为了计算一个非整数点像素，往往需要多得多的整数点像素来进行插值，而这些像素都存储在片外存储器SDRAM中，运动补偿模块需要访问存储接口，发送读请求，然后等待存储接口内部的仲裁器响应运动补偿模块的请求，再等待SDRAM传回来的数据。运动补偿模块会占用最长的存储接口总线时间和最大的存储接口数据吞吐量/带宽。计算表明，对于1920×1080像素、4:2:0色度格式的高清晰度电视，在每个块都须进行运动补偿的最坏情况下，运动补偿模块对存储器的读参考块的操作将占用约390兆字节每秒的带宽。而其它模块，例如显示模块，占用的带宽仅为90兆字节每秒。所以，为了减少运动补偿模块对存储器接口总线占用的时间和读取的数据量，本发明提出了AVS视频硬件解码器中运动补偿模块的像素预取装置。

经对现有技术文献的检索发现，Egbert G.T.Jaspers，Peter H.N.de With等人发表在《IEEE Transactions on Consumer Electronics》，Vol.47，No.4，November 2001(IEEE的消费电子学报)的“Bandwidth Reduction for VideoProcessing in Consumer Systems”(如何降低消费电子中视频处理的带宽)中提出致力于减少视频解码器存储器接口数据吞吐带宽的方法，其涉及技术方案主要集中在如何对图像空间的像素数据进行地址映射，以及如何选择合适的数据单位长度(总线位宽)。在运动补偿模块和存储器接口之间如何衔接以达到进一步有效地减少带宽则是现有技术中最需要解决的技术问题。

发明内容

本发明针对现有技术的不足与缺陷，提供一种介于运动补偿模块(以下简称MC模块)和存储器接口(以下简称MIU模块)之间的AVS视频硬件解码器中运动补偿模块的像素预取装置，使其有效地减少运动补偿模块对存储器接口带宽的需求，降低整个系统和存储控制器的设计难度。

在当前8×8块的运动补偿中，需要从外部存储器读出参考块。本发明预先从外部存储器读取比当前所需的参考块范围更大的一块，称之为预取块。参考块分为前向参考块和后向参考块，相应地预取块也分为前向预取块和后向预取块，分别存放在“前向预取缓存”、“后向预取缓存”中。在处理下一个8×8块的运动补偿时，如果所需的参考块落在预取块中，MC模块就直接从“前向预取缓存”、“后向预取缓存”读取数据，不需要向存储器提出读请求，即命中；否则如果下一个8×8运动补偿所需的参考块全部不在或有一部分不在“前向预取缓存”、“后向预取缓存”中，则向存储器提出重读参考块的请求，即命中失败，此时读到的参考块称之为重读块，填充在“重读缓存”里，MC模块从重读缓存读取数据。

本发明是通过以下技术方案实现的，本发明包括：判决控制单元、写缓存单元、读缓存单元、选通单元、前向预取缓存、后向预取缓存和重读缓存，判决控制单元接受外部的系统配置信息以及MC模块的请求、起始坐标、范围、参考帧标志、块序号；判决控制单元会输出缓存选择信号给选通单元；选通单元根据缓存选择信号，在前向预取缓存、后向预取缓存、重读缓存三者之间选出一个，把地址、读数据和写数据连在上述选出的缓存的端口上；判决控制单元进行判决后输出写缓存模式、写缓存启动信号、对应写缓存模式的起始坐标和范围给写缓存单元，并且接收写缓存单元的状态；写缓存单元输出数据请求、坐标给存储器接口，等待并接收到存储器接口输出的数据和数据有效信号；然后写缓存单元把要写的某个缓存的地址和写数据输出给选通单元；判决控制单元输出读缓存模式和读启动信号给读缓存单元；读缓存单元发送地址给选通单元并从选通单元得到读缓存数据；然后读缓存单元把从某个缓存里读到的数据输出给MC模块，同时发送数据有效信号；整个参考块的数据发送完毕后，读缓存单元向MC模块输出完成信号。

所述的判决控制单元，它和MC模块接口、写缓存单元以及读缓存单元相连，它接收MC模块接口信号包括读参考块的请求、起始坐标、范围、参考帧标志和块序号，将起始坐标、范围、写启动和写模式信号发送给写缓存单元，并等待写缓存单元返回写完成信号；将读启动和读模式信号发送给读缓存单元。所述的判决控制单元，内部判断需要读的参考块是否命中在前向预取缓存或后向预取缓存中，并根据判断结果给选通单元正确的缓存选择信号，该缓存选择信号的作用是在前向预取缓存、后向预取缓存和重读缓存中选择一个。

所述的写缓存单元，它和判决控制单元、选通单元和外部MIU接口相连，它完成从MIU请求数据并写入某个缓存的功能。读缓存单元接收判决控制单元的信号，包括起始坐标、范围、写模式、写启动，一旦写启动信号有效，根据接收到的起始坐标和范围，以一定顺序向MIU请求读数据；在写缓存单元内部，对像素坐标进行地址变换，把二维的像素坐标变换成一维的缓存地址，并把该地址发送给选通单元，同时等待MIU送回有效的数据，把该数据和地址同步地发送给选通单元，写缓存单元写完预取块或重读块后向判决控制单元反馈写完成信号。

所述的读缓存单元，它和判决控制单元、选通单元和MC模块接口相连，它完成从某个缓存读数据并送回给MC模块的功能。读缓存单元接收判决控制单元的信号包括读模式和读启动，一旦读启动信号有效，根据MC模块的要求，以一定的顺序向选通单元发送地址，并从选通单元接收从某个缓存中读出的数据，把该数据和同步的数据有效信号返回给MC模块接口，读缓存单元读完整个参考块后向MC模块接口送出完成信号。

所述的选通单元，它和判决控制单元、写缓存单元、读缓存单元、前向预取缓存、后向预取缓存、重读缓存相连，它完成选通某个缓存的功能。选通单元从判决控制单元接受缓存选择信号，该信号指示选择前向预取缓存、后向预取缓存、重读缓存中的哪一个；如果缓存选择信号指明选中的是前向预取缓存，选通单元会把写缓存单元发送给选通单元的地址和读缓存单元发送给选通单元的地址进行或操作后发送给前向预取缓存，把写缓存单元发送给选通单元的写数据发送给前向预取缓存，把前向预取缓存发送的读数据发送给读缓存单元；如果缓存选择信号指明选中的是后向预取缓存或重读缓存，采用相同的方式进行选通操作。

所述的前向预取缓存，它和选通单元相连，用来存放前向预取块。前向预取缓存从选通单元接受地址和写数据信号，前向预取缓存返回读数据给选通单元；前向预取缓存存放前向预取块，它比所需的前向参考块扩大了范围，下一个8×8块运动补偿所需的参考块有很大的可能性命中在该前向预取块中。

所述的后向预取缓存，它和选通单元相连，用来存放后向预取块。后向预取缓存从选通单元接受地址和写数据信号，后向预取缓存返回读数据给选通单元；后向预取缓存存放后向预取块，它比所需的后向参考块扩大了范围，下一个8×8块运动补偿所需的参考块有很大的可能性命中在该后向预取块中。

所述的重读缓存，它和选通单元相连，用来存放重读块。重读缓存从选通单元接受地址和写数据信号，重读缓存返回读数据给选通单元；重读缓存存放重读块，它是命中失败时读出的当前所需的参考块，不区分前向还是后向。

本发明特点在于：AVS硬件解码系统中运动补偿参考像素的预取装置预先从外部存储器读取当前解码块不需要，但是下一个解码块需要的参考像素，存放在“前向预取缓存、后向预取缓存”中。实验统计表明，一个宏块中的1、2、3号块的参考块命中在预取块中的概率(命中率)能达到平均93.3％，同时能够减少平均约24.4％的存储器接口带宽需求，即可以把运动补偿模块理论估计最高带宽由390MB/s减少到约295MB/s，降低存储控制器的设计难度并提高系统稳定性。与此同时，引入预取缓存需要增加的片上存储器很小，约2K字节。该预取装置对预取块的选取和是否命中的判断都采用的算法都较简单，易于硬件实现。

综上所述，本发明通过发掘AVS视频解码算法中运动补偿模块的动作特性，提出本预取装置以增加预取缓存和简单的控制逻辑为代价，有效地减少运动补偿模块对存储器接口带宽的需求，而运动补偿模块又是整个解码系统中对存储器带宽请求最多的模块，占整个带宽请求的近三分之二，对解决存储器接口的带宽瓶颈问题有很大意义。

附图说明

图1AVS视频一个宏块进行运动补偿时的子块划分示意图；

图2一个宏块内部的四个块的运动矢量的示意图；

图3预取装置在解码系统中位置的示意图；

图4预取装置的内部结构示意图；

图5预取块和参考块的位置及范围的示意图。

具体实施方式

以下结合附图对本发明的实施例作详细说明：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和过程，但本发明的保护范围不限于下述的实施例。

本实施例定义每个宏块内的四个8×8块从左到右，从上到下分别命名为0号、1号、2号和3号块，具体实施过程如下：

1)处理一个宏块的0号块时，MC模块向预取装置发出请求，预取装置请求MIU，填充预取缓存；

处理0号块时，判决控制单元会根据MC模块给出的参考帧标志给选通单元一个缓存选择信号，选通前向预取缓存或后向预取缓存。设MC模块给出的起始坐标是(x0，y0)，范围是(rx0，ry0)。则判决控制单元给写缓存单元的起始坐标则是(x0，y0)，范围是(rx0+ex，ry0+ey)，写模式是“写预取缓存”，发出写启动信号。写缓存单元接收到来自判决控制单元的写启动信号后，向MIU提出读请求和读坐标，该坐标从(x0，y0)一直递增到(x0+rx0+ex，y0+ry0+ey)，覆盖这个以(x0，y0)为起点，宽为rx0+ex，高为ry0+ey的预取块；同时对该坐标进行地址变换，把二维的像素坐标变换成一维的预取缓存的地址。等待MIU发出数据有效信号，把MIU返回的数据通过选通单元，写入前向预取缓存或后向预取缓存。如果0号块有双向的参考块，则在填充完前向预取缓存后还要填充后向预取缓存。当预取块(前向和/或后向)被写入预取缓存后，写缓存单元给判决控制单元返回一个写完成信号。

2)MC模块从预取缓存取得0号块所需的参考块；

判决控制单元接收到写缓存单元的“参考块完成”信号，立即对读缓存单元发出读启动信号和读模式，读模式为“读预取缓存”。读缓存单元按照MC模块需要的像素顺序产生预取缓存的地址，并把该地址通过选通单元输出给前向或后向预取缓存；再把从预取缓存读到的数据返回给MC模块，同时给出数据有效信号。如果0号块有双向的参考块，在读完前向预取缓存后还要读后向预取缓存。当参考块(前向和/或后向)都输出给MC模块后，读缓存单元向MC模块发出0号块的读完成信号。

3)处理1号块时，MC模块向预取装置发出请求，预取装置判断所需的参考块是否命中在预取缓存中；

如果块序号为1，预取装置中的判决控制单元首先判断所需的参考块是否已经存在于预取块中，即是否“命中”。命中的条件是：首先，如果当前的参考块方向是“前向”，前向预取缓存中必须有数据，而且参考帧必须相同；如果当前的参考块方向是“后向”，后向预取缓存中必须有数据，而且参考帧必须相同。否则直接判定为命中失败。其次，如果预取缓存中的确存有相同参考帧的数据，判断参考块所需的范围是否在预取块中，即，设所需参考块的起始坐标为(x1，y1)，范围是(rx1，ry1)，要满足