堆叠栅－源一侧电子注入闪存储器及其制造方法

摘要

本发明公开了一种新的堆叠栅－源一侧电子注入闪存储器及其制造方法。本发明的堆叠栅－源一侧电子注入闪存储器具有堆叠栅结构，其中的浮栅构成厚度不同的两个区域，在区域中，一个区域注入氮离子，在热氧化过程中，注入了氮离子的区域的氧化物生长速度慢，形成比较薄的氧化物层区域；而另一个区域没有注入氮离子，因此形成比较厚的氧化物层，两个氧化物层厚度不同的区域之间的界面处产生强横向电场，使电子容易从源一侧向浮栅注入，提高了存储单元的读写速度。本发明的堆叠栅－源一侧电子注入闪存储器既具有现有的堆叠栅闪存储器集成高的优点，还具有分栅闪存储器读写速度快的优点。

说明书

技术领域

本发明涉及一种新的闪存储器及其制造方法，特别涉及堆叠栅-源一侧电子注入闪存储器及其制造方法。

背景技术

非易失性存储器技术的主要特征是广泛使用浮栅单元。按照栅结构不同，浮栅单元可以分成两类，一种是所谓的堆叠栅结构，如图1所示；另一种是分栅结构，如图2所示。当前，图1所显示的堆叠栅ETOX(ErasableTunnel Oxide)是闪存储器市场中的首选结构。这种堆叠栅ETOX成功的关键原因是：

(a)可擦除可编程只读存储器(EEPROM)中的堆叠栅单元结构简单、集成密度高和一致性好，可擦除可编程只读存储器(EEPROM)已经制造很多年，已经有丰富的制造经验，合格率高，生产成本低；

(b)堆叠栅单元结构使存储单元具有分开的编程路径和擦除路径，因而，使编程功能和擦除功能达到最佳程度；

(c)与擦除阈值电压Vt的宽变化相比，经燧道氧化层擦除可以提供控制良好的擦除阈值电压Vt。

但是，具有堆叠栅结构单元的可擦除可编程只读存储器(EPROM)的读写速度慢。

大多数闪存储器的分栅源一侧电子注入结构是按照横向电场峰值与垂直高电场相配合的方式设计和偏置的，这有利于电子从源一侧向浮栅注入。与常规的沟道热电子注入机理相比，这种具有分栅源一侧电子注入结构的可擦除可编程只读闪存储器的编程机理的主要优点是，电子注入效率明显地高，因而，能进行更快速的编程操作，并能降低编程操作的功耗，读写速度快。与堆叠栅ETOX单元相比，分栅源一侧注入的闪存储器具有更高的编程效率。但是，与堆叠栅结构相比，分栅源一侧注入的闪存储器结构有两个问题，其中一个问题是制造工艺复杂，例如，要求进行多次多晶硅工艺，另一个问题是存储单元的尺寸比较大，集成度低。

现有的堆叠栅结构的集成度高的主要原因是，控制栅完全重叠在浮栅上面，因此，堆叠栅结构所占据的空间小，密度大。现有的堆叠栅结构中，浮栅下的氧化层的厚度一致，没有产生有助于电子向浮栅注入的强电场，因此读写速度慢。

现有的分栅结构中，控制栅不完全重叠浮栅，因此栅结构所占据的空间大，集成度小，但是，分栅结构是按照横向电场峰值与垂直高电场相配合的方式设计和偏置的，这就有利于电子从源一侧向浮栅注入，由于电子注入效率明显地高，因此能更快地进行编程操作，读写速度快。

发明内容

为了克服现有的具有堆叠栅结构的闪存储器和现有的具有分栅结构的闪存储器的缺点，提出本发明。

本发明的一个目的是，提供一种新的堆叠栅-源一侧电子注入闪存储器结构。

本发明的另一个目的是提供一种新的堆叠栅-源一侧电子注入闪存储器的制造方法。

按照本发明的堆叠栅-源一侧电子注入闪存储器，采用堆叠栅结构，与现有的堆叠栅结构的差别是，现有的堆叠栅结构中浮栅下的整个氧化层厚度均匀一致，而本发明的堆叠栅结构中的浮栅下具有两个不同的氧化物层厚度，即同时生长的比较薄的燧道氧化物区(图3中的区域A)，和比较厚的栅氧化物区(图3中的区域B)。

附图说明

通过结合附图进行的以下描述可以更好地理解本发明目的和本发明的优点，附图是说明书的一个组成部分，附图与说明书的文字部分一起说明本发明的原理和特征，附图中显示出代表本发明原理和特征的实施例。全部附图中相同的部分用相同的参考数字或符号指示。附图中：

图1是现有的堆叠栅ETOX结构示意图；

图2是现有的分栅源一侧电子注入的存储单元的结构示意图；

图3是按照本发明的堆叠栅-源一侧电子注入闪存储器结构的示意图；

图4是按照本发明的堆叠栅-源一侧电子注入闪存储器结构编程原理的示意图；

图5是按照本发明的堆叠栅-源一侧电子注入闪存储器结构  除原理的示意图；和

图6是按照本发明的堆叠栅-源一侧电子注入闪存储器结构读入原理的示意图；

图7形成深n-阱，和在深n-阱上形成p-阱的示意图；和

图8加掩模遮挡厚氧化物区(即区域B)，对薄氧化物区(即区域A)进行附加的阈值电压离子注入，和氮(N)离子注入的结构示意图。

具体实施方式

以下结合图3、图7和图8用实施例详细描述本发明的堆叠栅-源一侧电子注入闪存储器及其制造方法。

图3显示出按本发明的堆叠栅-源一侧电子注入闪存储器，本发明提出的堆叠栅-源一侧电子注入闪存储器既具有现有的堆叠栅闪存储器集成高的优点，还具有分栅闪存储器读写速度快的优点。也就是说，本发明提出的堆叠栅-源一侧电子注入闪存储器实质上综合了堆叠栅ETOX结构的优点和分栅源一侧注入结构的优点。

[实施例1]

以n-沟道闪存储单元为例，说明按本发明的堆叠栅-源一侧电子注入闪存储器的结构。如图3所显示的，按本发明的堆叠栅-源一侧电子注入闪存储器包括：从半导体衬底中形成的p-阱中形成的源和漏，在所述的源和漏之间在p-阱上面顺序形成的浮栅和控制栅。从图3看到，浮栅包括两个厚度不同的氧化物区域，即区域A和区域B。

区域A是燧道区，燧道区注入了氮(N)离子，在热氧化过程中由于注入的氮离子使氧化物层的生长速度慢；区域B是栅区，栅区B中不注入氮(N)离子，在热氧化过程中氧化物层的生长速度快，因此，A区和B区同时进行热氧化生长氧化物层时，A区的氧化物层厚度比较薄，B区的氧化物层厚度比较厚。因此，控制栅上加电压时，在区域A与区域B之间的界面处形成大的横向电场，促使电子从源一侧向浮栅注入，因此，写入速度快。使编程效率更高，存储器的总读写速度更快。与现有堆叠栅结构一样，结构简单，尺寸小，密度大，集成度高，制造工艺简单，制造合格率高，制造成本低。

A区中注入的氮离子浓度范围是1×10¹³离子/cm²-5×10¹⁴离子/cm²，优选的氮离子浓度是1×10¹⁴离子/cm²。

用注入A区的氮离子浓度和热氧化条件控制A区的氧化物层厚度。用热氧化条件控制B区的氧化物层厚度。比较薄的A区的氧化物层的厚度

d1范围是70≤d1≤90，优选的厚度d1是80。比较厚的B区的氧化物层的厚度d2范围是120-200，优选厚度d2是150。如果d1＜70，那么栅结构的漏电流大，信息流失，资料保存度小，功耗大。如果比较厚的B区的氧化物层的厚度d2＞200，存储单元的读出速度慢，存储单元总的读写速度慢。

[实施例2]

以n-沟道闪存储单元为例，说明制造按本发明的堆叠栅-源一侧电子注入闪存储器的方法。当然，同样的工艺也可以用于制造p-沟道闪存储单元，只是要适当调整工艺参数。

制造按本发明的堆叠栅-源一侧电子注入闪存储器的方法，包括以下工艺步骤：

(a)用p-型半导体晶片作为衬底，首先确定有源区(AA)，形成隔离区[STI(浅沟道隔离)或LOCOS(硅局部氧化)]；

(b)如图7，形成深n-阱，和在深n-阱上形成p-阱，加电场进行离子注入，用阈值电压调节注入的离子浓度，防止出现穿透离子注入；

(c)如图8，加掩模遮挡厚氧化物区(即区域B)，对薄氧化物区(即区域A)进行附加的阈值电压离子注入，和氮(N)离子注入，注入的氮离子浓度范围是1×10¹³离子/cm²-5×10¹⁴离子/cm²，优选的氮离子浓度是1×10¹⁴离子/cm²。

(d)形成栅氧化物层，例如，A区厚度d1是80，B区厚度d2是150。

(e)多晶硅层1中掺杂，形成浮栅，所掺杂的杂质浓度是6×10¹⁴离子/cm²；形成多晶硅层间介质层，例如ONO或其他高质量介质层；多晶硅层2重掺杂形成n⁺型多晶硅控制栅。

(f)进行砷离子注入形成源/漏结点。

(g)掩蔽漏结点，对源结点进行磷离子注入，形成DDD(双扩散的漏)结构，完成存储单元的制造工艺。所形成的1存储单元结构显示在图3中。

因此，按照本发明的堆叠栅-源一侧电子注入闪存储器的优点是：

(1)在不同氧化物厚度的两个浮栅部分之间的界面处产生一个大的横行电场，该横向电场加速沟道的电子，使其具有高能量，垂直高电场吸引高能量电子向浮栅注入，编程效率更高，使存储器的读写速度更快。

(2)与现有堆叠栅结构一样，结构简单，尺寸小，密度大，集成度高，制造工艺简单，制造合格率高，制造成本低。

按照本发明的另一个技术方案，提供按照本发明的堆叠栅-源一侧电子注入闪存储器的制造方法。

按照本发明的堆叠栅-源一侧电子注入闪存储器的制造方法，本发明方法包括以下工艺步骤：

(1)将浮栅下氧化物层分成两部分，一部分是比较薄的燧道氧化物区域(图3中区域A)，燧道表面注入氮(N)离子；另一部分是比较厚的栅氧化物区域(图3中区域B)，栅表面不注入氮(N)离子；

(2)用热氧化方法，在其表面注入氮(N)离子的燧道区域A的表面和其表面不注入氮(N)离子的栅区域B的表面同时生长氧化物；注入氮(N)离子的燧道区A表面的氧化速度慢，生长比较薄的氧化物层(图3中的A区域)，不注入氮(N)离子的栅区域B表面的氧化速度快，同时生长比较厚的氧化物层(图3中的B区域)。

按照本发明的堆叠栅-源一侧电子注入闪存储器的特征是：

(a)燧道区域A表面首先注入氮离子，降低氧化速度，在同时进行热氧化时，在图3中的A区域生长比较薄的燧道氧化物层，和在图3中的A区域生长比较厚的栅氧化物层。

(b)燧道的不连续性造成从源一侧的电子注入效应，造成燧道不连续的两个因素是(1)区域A和区域B的氧化物层厚度不同，和(2)区域A中附加的沟道离子注入，以调整阈值电压Vt。

(c)浮栅覆盖整个导电沟道(区域A和区域B)。浮栅上被控制栅完全重叠。因此，本发明的堆叠栅-源一侧电子注入闪存储器具有与现有的堆叠栅ETOX相同的栅偶合率，比分栅结构的栅偶合率高。

(d)存储单元用源一侧注入的热电子编程。

(e)源结点是双扩散的漏(DDD)结构，因而提高了结点击穿电压，存储单元用经源结点的Fowler-Nordheim的燧道擦除。

总之，按照本发明的堆叠栅-源一侧电子注入闪存储器能够有效地降低制造成本，降低编程电压，具有比较高的编程速度，和比较低的编程功耗，具有与堆叠栅ETOX的可靠性程度相同的高可靠性，和极高的制造合格率。

闪存储单元的编程、擦除、和读入的操作原理是：

(a)首先说明编程原理，例如，参见图4，控制栅电压V_CG＝10V，源电压Vs＝5V，漏电压V_D＝接地电压，衬底电压V_B＝接地电压。区域A与区域B之间的不连续性在不连续位置产生横向电场峰值。横向电场峰值加热导电载流子。从控制栅偶合的高垂直电场向浮栅吸引受热的载流子；浮栅逐渐编程到高阈值电压状态(逻辑“0”)；当浮栅累积电子时，垂直电场相应地降低，因此编程自己收敛。

(b)擦除的原理是，例如，参见图5，控制栅电压V_CG＝接地电压，源电压Vs＝10V，漏电极浮动，衬底电压V_B＝接地电压。浮动漏电极，经Fowler-Nordheim处理，加到源电极与控制栅之间的电场将从浮栅释放的电子吸引到源结点。然后，存储单元擦除到低阈值电压状态(逻辑“1”)。源结点设计成DDD结构有两个目的，其中，一个目的是增加源-栅的重叠长度，以提高擦除效率。另一个目的是，提高结点击穿电压，因为在擦除操作过程中源结点需要保持高电压降。

(c)存储单元的读入原理，例如，参见图6，控制栅电压V_CG＝5V，源电压Vs＝接地电压，衬底电压V_B＝接地电压，漏电压V_D＝1V。如果读电流(I_read)大于临界电平，然后，存储单元处于逻辑“1”状态，否则，存储单元处于逻辑“0”状态。

以上以n-沟道闪存储单元为例，详细描述了按本发明的堆叠栅-源一侧电子注入闪存储器的结构及其制造方法。但是本发明不限于本文中的详细描述。本行业的技术人员应了解，在不脱离本发明的精神和范围的前提下，本发明能以其他的形式实施，本发明还有各种改进和变化，这些改进和变化都落入本发明要求保护的范围内。因此，按本发明的全部技术方案，所列举的实施方式只是用于说明本发明而不是限制本发明，并且，本发明不局限于本文中描述的细节。本发明要求保护的范围由所附的权利要求书界定。