微电子成像器的覆盖物及微电子成像器的晶片级封装方法

摘要

本发明公开了形成覆盖物和将覆盖物贴附到微电子成像单元的方法、晶片级封装微电子成像器的方法、以及具有保护图像传感器的覆盖物的微电子成像器。在一个实施方案中，一种方法，包括：提供具有多个覆盖物的第一基板，该覆盖物具有包括第一基板的区域的窗口以及从窗口突出的支架。该方法接着提供具有多个微电子管芯的第二基板，该管芯具有图像传感器、电学耦合到图像传感器的集成电路、以及电学耦合到集成电路的端子。该方法包括将覆盖物与相应管芯组装，使得窗口与相应的图像传感器对准，且支架在端子内侧且图像传感器外侧接触相应管芯。随后切割第一基板以单个化各个覆盖物，之后切割第二基板以单个化各个成像单元。

说明书

技术领域

本发明涉及微电子装置及微电子装置封装方法。本发明的多个方面涉及用于保护图像传感器的覆盖物，以及响应于可见光谱或其他光谱辐射的微电子成像单元的晶片级封装方法。

背景技术

微电子成像器应用于数码相机、具有图片功能的无线装置以及许多其他用途。蜂窝电话和个人数字助理(PDA)例如结合了微电子成像器以捕捉和发送图片。由于微电子成像器尺寸越来越小且所产生图像的像素数目越来越高，其增长速率一直稳定上升。

微电子成像器包含使用电荷耦合器件(CCD)系统、互补金属氧化物半导体(CMOS)系统或其他系统的图像传感器。CCD图像传感器已经广泛应用于数码相机和其他用途。由于生产成本低、成品率高且尺寸小，CMOS图像传感器也变得越来越受欢迎。CMOS图像传感器具备这些优点的原因为，使用为制作半导体装置所发展的技术和设备制造这些CMOS图像传感器。CMOS图像传感器以及CCD图像传感器因此被“封装”以保护其精细元件并提供外部电学接触。

图1为使用传统封装的传统微电子成像器1的示意性剖面视图。成像器1包括管芯10、附于管芯10的插入基板(interposersubstrate)20、以及附于插入基板20的外壳30。外壳30围绕管芯10的外围并具有开口32。成像器1还包括位于管芯10上方的透明覆盖物40。

管芯10包括图像传感器12以及电学耦合到图像传感器12的多个焊盘14。插入基板20典型地为一种介电固定装置，其具有多个焊盘22、多个球形焊盘(ball pad)24、以及将球形焊盘22电学耦合到相应球形焊盘24的迹线26。球形焊盘24布置成阵列，用于将成像器1安装到另一个装置的板或模块。管芯10上的焊盘14通过引线接合(wire-bond)28电学耦合到插入基板20上的焊盘22，从而提供焊盘14和球形焊盘24之间的电学路径。

图1所示成像器1还具有光学单元，包含贴附到外科30的支撑50和可调整地贴附到支撑50的筒60。支撑50可包含内部螺纹52，筒60可包含与螺纹52啮合的外部螺纹62。该光学单元还包含由筒60承载的透镜70。

传统的封装微电子成像器的一个问题为，其具有相对大的占地面积(footprint)并占据大量垂直空间(即，高的轮廓)。例如，图1中成像器1的占地面积为插入基板20的底部的表面积，其显著大于管芯10的表面积。因此，传统的封装微电子成像器的占地面积会成为图片蜂窝电话或PDA的设计与适销性的限制因素，因为这些装置不停缩小尺寸以变得更为便携。因此，需要提供具有更小占地面积和更低垂直轮廓的微电子成像器。

图1所示的传统成像器1的又一个问题为，湿气与/或其他污染物会削弱成像器1的性能。例如，在外壳30和覆盖物40置于图像传感器12上之前，单个化管芯10。因此，由于切割工艺期间产生的微小颗粒，可能损伤管芯10上的图像传感器12。无保护的图像传感器还可能在其他工艺步骤中被颗粒或湿气损伤。因此，需要在组装和封装成像器期间保护图像传感器。

传统微电子成像器的另一个关心问题为，降低管芯封装成本。图1所示外壳30的形成和安装相对昂贵，因为，覆盖物40必须恰当地对准和安装于开口32内，且外壳30必须置于和安装于插入基板20。该工艺可能存在误差，且通常耗费时间。因此，非常需要提高微电子成像器封装的效率、可靠性和精准度。

附图说明

图1为根据现有技术封装的微电子成像器的示意性剖面视图。

图2A和2B的示意性侧面剖视图示出了根据本发明一个实施方案的晶片级封装多个微电子成像单元中使用的覆盖物的制造方法的后续阶段。

图3A至3C的示意性侧面剖视图示出了根据本发明一个实施方案的晶片级封装多个微电子成像单元的方法的各个阶段。

图4A和4B的示意性侧面剖视图示出了根据本发明另一个实施方案的晶片级封装多个微电子成像单元的方法的各种阶段。

图5的示意性侧面剖视图示出了根据本发明另一个实施方案的晶片级封装多个微电子成像单元的方法的阶段。

图6为根据本发明一个实施方案的封装微电子成像器的示意性侧面剖视图。

图7为根据本发明另一个实施方案的封装微电子成像器的示意性侧面剖视图。

具体实施方案

A.综述

以下描述了下述方法的多个实施方案：形成覆盖物及将覆盖物贴附到微电子成像单元的方法、晶片级封装微电子成像器的方法，以及具有保护图像传感器的覆盖物的微电子成像器的若干实施方案。本发明的多个实施方案在封装工序的早期将覆盖物贴附到成像单元，从而在随后的组装和封装工序中保护图像传感器。用于微电子成像单元的覆盖物以及将这种覆盖物贴附到微电子成像单元的多个实施方案，与传统装置相比预期可显著降低组装成像单元的成本并产生更可靠的微电子成像器。此外，可以在晶片级形成和安装这些覆盖物，这预期可以显著提高微电子成像器的制造效率，因为通过使用为制作半导体装置所发展的高精度和高效的工艺，可以同时封装多个成像单元。

本发明的一个方面涉及用于微电子成像单元的多个覆盖物的晶片级加工。一个这种方法的实施方案包括提供覆盖物工件，其具有可透射辐射的第一基板以及该第一基板上与/或内的多个覆盖物。该覆盖物具有包括第一基板的区域的窗口以及从窗口突出的支座(stand-off)。该方法进一步包括提供微电子工件，其包含具有多个微电子管芯的第二基板。这些管芯具有图像传感器、电学耦合到所述图像传感器的集成电路、以及电学耦合到相应集成电路的多个端子(例如焊盘)。该方法接着将覆盖物与相应管芯组装，使得窗口与相应的图像传感器对准，且支座在端子内侧且图像传感器外侧接触相应管芯。随后切割第一基板以单个化各个覆盖物。切割第一基板之后，切割第二基板以单个化各个成像单元。

本发明的另一个方面涉及微电子成像单元组件，所述组件被封装于或以其他方式用于微电子成像单元的晶片级封装。根据本发明的微电子成像单元组件的一个实施方案包括覆盖物工件和微特征工件。该覆盖物工件包含具有多个覆盖物的可透射期望辐射的第一基板。各个覆盖物包含窗口以及从窗口突出的支架。该微特征工件包含具有多个微电子管芯的第二基板。各个管芯包含图像传感器、电学耦合到该图像传感器的集成电路、以及电学耦合到该集成电路的多个端子(例如焊盘)。第一和第二基板耦合在一起，使得(a)窗口与相应的图像传感器对准，以及(b)各个覆盖物的支架介于单个图像传感器与对应于该单个图像传感器的端子之间，从而所述支架不完全覆盖这些端子。

以下参考CMOS成像器描述本发明的多个实施方案的具体细节，以提供对这些实施方案的全面理解，但是其他实施方案可以为CCD成像器或其他类型的成像器。描述经常与微电子装置相关联的公知结构的许多细节在以下描述中省略，以避免不必要地使所揭示的实施方案的描述变得模糊。此外，尽管以下揭示列举了本发明不同方面的多个实施方案，本发明的许多其他实施方案可具有与本部分所述不同的配置或组成。因此，应该理解本发明可具有其他实施方案，这些实施方案可具有附加的元件，或者不具有以下参考图2A至7所述的多个元件。

B.制造用于微电子成像器的成像单元

图2A至3C的示意性侧面剖视图示出了根据本发明一个实施方案用于成像单元的覆盖物的制造和安装方法的阶段。更具体而言，图2A为覆盖物工件200的示意性侧面剖视图，该覆盖物工件包含基板202，其具有第一侧204和与第一侧204相对的第二侧206。第一基板202进一步包含多个离散的装置位置210，各个覆盖物在这些位置构造于第一基板202上与/或内。装置位置210在基板202上布置成期望的阵列。可以由切割道A-A限定装置位置210的边界，其中可沿所述切割道切割第一基板202以将各个覆盖物相互分离。

第一基板202可透射期望的辐射光谱。例如，当成像管芯用于数码相机时，第一基板202可透射可见光谱的光。然而，根据该成像管芯的具体应用，第一基板202可透射紫外(UV)光、红外辐射(IR)与/或任何其他合适的光谱。第一基板202可由玻璃、石英、塑料与/或其他合适的材料组成。在涉及对可见光谱的辐射进行成像的实施方案中，第一基板202还可具有用于过滤UV、IR或其他不期望的辐射光谱的膜。第一基板202例如可由如下材料形成与/或具有如下的涂层，该材料/涂层可过滤IR或近IR光谱，且第一基板202可具有抗反射涂层。

图2B为在第一基板202上与/或内形成多个覆盖物220之后，覆盖物工件200的示意性剖视图。第一基板202通常在每个装置位置210具有覆盖物220。可以使用半导体制造技术中所使用的高效和高精度工艺一起形成这些覆盖物220。在一个实施方案中，通过如下步骤形成覆盖物220：图案化第一基板202第一侧204上的光致抗蚀剂层(未示出)，以及蚀刻第一基板202以形成支架222和多个窗口226，所述窗口包括介于支架222之间的第一基板202的区域。每个装置位置210处的窗口226和支架222配置成围住一图像传感器。使用各向同性蚀刻以在第一基板202上形成覆盖物220，但是在其他实施方案中，可使用各向异性蚀刻与/或其他沉积工艺形成覆盖物220。

图3A的示意性侧面剖视图示出了包含微特征工件230和覆盖物工件200的成像单元组件300的一部分，微特征工件230和覆盖物工件200相互对准以用于对微电子成像单元进行晶片级封装。微特征工件230包含第二基板232，其具有第一侧234、与第一侧234相对的第二侧236、以及形成于第二基板232上与/或内的多个微电子管芯250。管芯250在第二基板232上排列成阵列，第一基板202上的覆盖物220排列成与管芯250的排列相对应的阵列。各个管芯250可包含集成电路252(示意性示出)、可操作地耦合到集成电路252的图像传感器254、以及电学耦合到集成电路252的多个端子256(例如焊盘)。图像传感器254可以是用于捕捉可见光谱内的图片或其他图像的CMOS或CCD图像传感器。在其他实施方案中，图像传感器254可检测其他光谱(例如IR或UV范围)内的辐射。

图3B示出了在将第一基板202贴附到第二基板232之后的成像单元组件300的示意性侧面剖视图。通过将各个覆盖物220的支架222置于相应管芯250上的端子256内侧且图像传感器254外侧，将第一基板202与第二基板232组装在一起。更具体而言，每个支架222可在图像传感器254和端子256之间的安装区域“Z”内接触第二基板232，使得端子256的至少一部分被暴露，其中该特定图像传感器254可操作地耦合到所述端子256。各个覆盖物220的窗口226置于相应图像传感器254的上方，使得每个支架222和窗口226将一图像传感器254围在凹陷224内。窗口226与图像传感器254分隔间隙G以产生封闭单元260。单元260可以是在真空下密封的未占用空间，使得在图像传感器254和窗口226之间基本没有任何物质。或者可使用对特定辐射具有恰当透射率的惰性气体填充单元260。使用半导体制造领域中已知的晶片级接合工艺，例如粘合剂(例如SU-8或苯并环丁烯)或者SiO₂熔焊，可以将支架222的远端贴附于第二基板232。在其他实施方案中，可以使用不同的接合工艺。

如前所述将第一基板202贴附到第二基板232之后，沿线A-A切割第一基板202，从而单个化各个覆盖物220并暴露每个管芯250上的端子256。使用切割刀片沿线A-A切割第一基板202，而不接触下方的端子256或第二基板232。通常使用排列成组的刀片对270切割第一基板202，但是可以使用不同方法(例如激光)沿线A-A切割第一基板202。

接着参考图3C，沿线B-B切割第二基板232，从而将各个微电子成像单元280彼此分离。各个微电子成像单元280随后可经历另外的封装步骤，如下参考图6和7所描述。

结合图2A至3C在上文中描述的用于制造微电子成像单元的多个实施方案的一个优点为，在进行单个化第二基板232或者后续封装工序之前，图像传感器254被保护在密封单元260内。例如，在切割第一或第二基板202或232时，覆盖物220防止各个管芯250上的图像传感器254接触流体及颗粒。单个微小的颗粒会毁坏用于例如数码相机和图片蜂窝电话的高端应用的图像传感器254。然而，通过在单个化各个管芯250之前在晶片阶段贴附覆盖物220，各个管芯250上的图像传感器254在单个化工艺期间可得到保护。此外，各个管芯250上的图像传感器254还可以在后续封装和组装工艺(例如引线接合与/或包装)期间得到保护。

前述成像单元280制造工艺的又一个优点为，无需附加的隔离物或支撑件用于支撑各个管芯250上的覆盖物220。支架222为各个覆盖物220的整体组成部分，并贴附到各个管芯250以将每个覆盖物220精确地置于管芯250上的相应图像传感器254上。这种制造工艺是高效的，因为无需附加步骤或工艺以在管芯250上构造隔离元件、将各个覆盖物窗口安装到这些隔离物上、或者将单独的外壳安装到插入基板。此外，覆盖物220上的支架222能够非常精确地控制覆盖物220相对于成像传感器254的间隔距离。

图4A和4B说明了根据本发明另一个实施方案的微电子成像单元制造方法的不同阶段。首先参考图2A-B如上文说明和描述对第一基板202进行加工。图4A为图2B所示覆盖物工件200与图3A所示微特征工件230假定对准的示意性侧面剖视图。然而，与图3A至3C所述工艺不同，在将覆盖物220贴附到微电子工件230之前，切割第一基板202以单个化各个覆盖物220。相应地，在将覆盖物220与图像传感器254对准之前，沿线C-C切割第一基板202以将各个覆盖物220彼此分离。

接着参考图4B，各个覆盖物220与相应的图像传感器254对准，并贴附到第二基板232。将窗口226分别安装在相对于各个管芯250上图像传感器之一的期望位置。在将各个覆盖物220贴附到相应管芯250之后，沿线D-D切割第二基板232，从而如图3C所示构造多个微电子成像单元。本实施方案的一个优点为，可以测试管芯250，从而在将覆盖物220贴附到各个管芯250之前确定已知合格的管芯250。这样，可以将仅将覆盖物220贴附到已知合格的管芯250以避免浪费合格的覆盖物。

图5为示出了本发明另一个实施方案的覆盖物工件500的示意性侧面剖视图。覆盖物工件500包含第一基板502，该基板具有第一侧504以及与第一侧504相对的第二侧506。覆盖物工件500进一步包含多个离散的装置位置510，各个覆盖物在这些位置构造于第一基板502上。可以由切割道E-E限定装置位置510的边界，其中可沿所述切割道切割第一基板502以将各个覆盖物相互分离。第一基板502至少可以是大致类似于参考图2A所述的第一基板202。

第一基板502还含包含位于第一基板502一侧(例如第一侧504)上的多个支架522。支架522可由与第一基板502相同的材料组成，但是支架522通常由不同材料组成。例如，第一基板502可以是石英，支架522可以为环氧树脂或其他聚合物。支架522以与微特征工件230(图3A)上的图像传感器254和端子256的图案相对应的图案，在各个装置位置510从第一基板502突出。支架522在每个装置位置510产生凹陷524，支架522之间的第一基板502的区域为窗口526。

可以使用丝网印刷工艺、三维立体光刻(stereolithography)技术或其他处理工艺，在第一基板502上形成支架522。在另外其他实施方案中，通过将材料模制在基板上或者将预制的支架贴附到基板上，在第一基板502上形成支架522。在第一基板502上形成多个支架522之后，可以在如图3B或图4B所示，在将支架522贴附到第二基板232之前或之后，沿线E-E切割覆盖物工件500。

图2A至5以及相关上文描述了制造用于微电子成像器的覆盖物和成像单元的多个实施方案。然而，覆盖物与/或成像单元可以使用其他方法形成，并可具有其他结构。因此，本发明不限于上述具体方法与/或结构，而是还包含覆盖物和成像单元的备选制造方法。

C.封装微电子成像器

图6和7说明了使用具有前述覆盖物的成像单元封装微电子成像器的方法的不同实施方案。尽管以下实施方案阐述了仅封装单个微电子成像器，但是应该理解可以晶片级地同时封装多个成像器。

图6为根据本发明一个实施方案的封装的微电子成像器600的示意性侧面剖视图。所示实施方案中成像器600包含成像单元680，该成像单元680包含上面结合图3C所述的覆盖物220以及微电子管芯650。图3C和6中相同的参考数字表示相同的元件。管芯650具有前侧610和背侧611。管芯650进一步包含集成电路652(示意性示出)、可操作地耦合到集成电路652的图像传感器654、以及电学耦合到集成电路652的端子656(例如焊盘)的阵列。

管芯650与图3C所示管芯250不同之处为，管芯650具有多个导电互连657，所述互连657具有电学耦合到相应端子656的第一部分以及电学耦合到管芯650第二侧611上相应球形焊盘658的第二部分。在图6所示实施方案中，互连657由此为贯穿晶片的互连，其从第一侧610完全贯穿管芯650延伸到第二侧611。或者，其他管芯可不包含贯穿晶片型互连657。可以按照以下专利所揭示的工艺形成互连657，即，于2003年11月13日提交的题为″Microelectronic Devices，Methods for Forming Vias in Microelectronic Devices，andMethods for Packaging Microelectronic Devices″美国专利申请US 10/713,878(Perkins Coie Docket No.108298742US)，其内容于此全部引入作为参考。可以在单个化管芯650之前或之后(图3C)在管芯650内形成互连657。球形焊盘658形成于管芯650的第二侧611上与/或内，并配置成接收焊球(未示出)或其他导电元件。在其他实施方案中，成像器600可不包含球形焊盘658与/或焊球。

在图6所示实施方案的另一个方面中，成像器600可进一步包含贴附到覆盖物220并与图像传感器654对准的光学单元690。光学单元690可包含板692和位于板692上的光学元件694，从而至少将期望的辐射光谱透射到图像传感器654。光学元件694可以是用于聚光的透镜、用于降低高阶折射的针孔与/或用于执行其他功能的其他光学结构。

由支撑件696支持板692和光学元件694，该支持件696精确地将光学元件694置于相对于图像传感器654的期望位置。在于2003年11月26提交的题为″Packaged Microelectronic Imagers andMethods of Packaging Microelectronic Imagers″美国专利申请No.10/723,363(Perkins Coie Docket No.108298746US)中揭示了具有相应界面特征的合适的支持件696，该专利申请于此全部引入作为参考。在图6所示实施方案中板692贴附到支持件696，但是光学单元690的其他实施方案可不包含板，使得光学元件694直接贴附到支持件696。

图6所示成像器600的一个优点为，成像器600可远小于图1所示的传统成像器。成像器600的占地面积可以与管芯650尺寸一样小，因为管芯未安装到单独的插入基板上。这是可能的，因为互连657提供了与管芯650的第二侧611上球形焊盘658阵列的电学连接，而不是使用管芯650第一侧610上的引线接合。成像器600的高度也小于传统成像器，因为成像器600可以在不使用插入基板的情况下直接安装到模块或板上。因此，预期成像器600具有比传统微电子成像器小的占地面积和低的轮廓，这对于图片蜂窝电话、PDA或空间有限的其他用途是尤其有利的。

图6所示成像器600的另一个优点为，可以从管芯650的背侧611测试成像器600。测试探针可接触管芯650的背侧611以测试成像器600，因为贯穿晶片的互连657提供了背侧电学接触(例如球形焊盘658)。因此，由于测试探针啮合管芯650背侧611上的接触，所以其将不会损伤图像传感器654、光学单元690、或者管芯650正面上的相关电路。此外，测试探针在背侧测试时不阻碍图像传感器654，这使得与从前侧测试成像管芯的工艺相比，测试探头可以更容易地测试成像器。此外，在图像传感器654与/或光学单元690在测试时不受损伤的环境下测试微电子成像器600是有利的。

图7为根据本发明另一个实施方案的封装的微电子成像器700的侧面剖视图。所示实施方案中的成像器700可包含结合图3C在上面所述的成像单元280、上述的图6中的光学单元690、以及插入基板702；因此与图3C、6和7中相同的参考数字表示相同的元件。插入基板702包含具有多个接触766的第一侧704和具有多个焊盘768的第二侧706。插入基板702进一步包含将各个接触766电学耦合到相应焊盘768的多条迹线767。接触766可布置成阵列以贴附到管芯250上的相应端子256，焊盘768可布置成阵列以贴附到多个电学耦合器(例如焊球)。

可以使用粘合膜、环氧树脂或其他合适的材料将成像单元280贴附到插入基板702。在将成像单元280贴附到插入基板702之后，形成多个引线接合722从而将管芯250电学耦合到插入基板702。成像器700可进一步包含贴附到覆盖物220并与图像传感器254对准的光学单元690。

从上述描述将会理解，出于说明的目的已经在此描述了本发明的具体实施方案，但是在不背离本发明的精神和范围的情况下可进行各种调整。例如，微电子成像单元和微电子成像器可具有参考图2A至7所述的特征的任意组合。因此本发明不限于此而由所附权利要求界定。