用来加速全球定位系统信号的关联性处理的方法与装置

摘要

加速全球定位系统接收器数字关联性处理的方法与相关接收器，该方法包含在第一速率将全球定位系统信号数字化以得到并储存数字化取样、在较第一速率更快的第二速率下读取预定数量的数字化取样的包、在第二速率下产生预定数量的信号复制取样的包、以及在第二速率下由存储器中取出预定数量的数字化取样的包以与产生的信号复制取样的包作关联性处理。

说明书

技术领域

本发明有关于导航系统，尤其指一种应用于接收器的数字处理方法与相关装置，用来改进卫星导航系统的缺点，这些卫星导航系统包含美国全球卫星定位系统(Global Positioning System，简称GPS，亦即全球定位系统)、俄罗斯全球导航卫星系统(Russian Global Navigation Satellite System，GLONASS)、与欧洲伽利略系统(European Galileo System)。

背景技术

公知GPS接收器包含天线及模拟前级(analogous front-end，AFE)，模拟前级之后连接一数字区域，包含专用的信号处理器以及数字中央处理器，数字中央处理器内建有相关的程序、数据存储器、以及外部数据接口控制器。天线与模拟前级拦截、选择(带通滤波)、及放大GPS信号，并将其转换至中频，其范围在直流至数十个兆赫(MHz)之间。为了进行频率转换，模拟前级利用稳定参考振荡器的参考频率，输出在中频的信号和伴随噪声的数字化取样。取样频率根据奈奎斯准则来选择，且对于粗测距/辨认码(clear/acquisition，C/A)GPS信号成分而言，至少约2MHz以上。

GPs接收器的数字区包含数个关联器频道，用来平行的实施多个GPS卫星信号的关联性处理。GPS信号采用具有虚拟随机噪声码(pseudo-randomnoise code)的相位偏移键控调制(phase shift keying modulation)，可参考”了解GPS的原理与应用”(″Understanding GPS：Principles andApplications.Edited by Elliott D.Kaplan.Artech House，Boston，London，1996)此书的第83页至第97页。所接收到的信号以一些信号变数特征化，例如信号的相位码及其载波频率，其中信号的相位码的不确定性起因于信号到达接收器的时间为未知或非理想知晓；而信号的载波频率的不确定性由未知或非理想的知晓的都卜勒频率位移及参考振荡器的频率漂移所引起。GPS接收器的信号搜寻(即上述不确定性的解析度)相当耗费时间；在GPS的许多应用上，皆需要可在信号接收相当困难的环境下快速的探测信号的接收器，例如，GPS信号相当微弱的室内环境，或为都市中高楼大厦密集的环境。对于使用者要在尽可能短的时间内锁定第一位置的需求来说，或是以较短的第一定位时间(time-to-first-fix，TTFF)来减少耗电的角度来说，在最短的时间内探测到微弱信号是很重要的。

在加速GPS接收器做GPS信号处理的方法中，首先可增加平行关联器频道的个数，在大部分的实际情况中相当有效。关于此点的说明，可参照美国专利第5,901,171号(Kohli et al.)，或PCT专利申请第2000/65751号(Abraham et al.)，或是其他市面上的GPS接收器。一般GPS接收器所使用的平行关联器频道的数目通常可为12个、24个或更多。增加平行关联器频道的个数以加速GPS接收器的信号处理将会面临更多的限制，其来自与日俱增的硬件复杂度，以及增加的关联器频道所需的耗能。

另一种用来加速GPS接收器的信号处理的有效方法为以比即时处理还要更为快速的方式来处理信号，可见于美国专利第5,420,593号与第5,329,549号，其将信号与噪声混合产生的混合信号中的数字取样以即时速率写入数字存储器，复制数字取样，及以极高速率在关联器频道中处理复制出的数字取样。因此，在单位时间内测试大量的复制信号取样，使得加速信号搜寻的程序。用来执行该方法的不同接收器可见于：例如美国专利第5,901,171号、第6,091,785号、第6,044,105号、以及第6,300,899号等，皆可找到此种接收器的实施例。实施该方法虽然可得到较高的处理效率，但仍然会被实际执行时的数字处理速率所限制住，受限于目前微电子技术的水平或是数字处理硬件所消耗的功率过大，无法负荷该方法的信号处理速率。

第三种加速GPS接收器的信号处理的有效方法执行预备关联性处理结果的(虚拟)平行频谱分析，通过快速傅立叶转换(Fast FourierTransformation，FFT)或离散傅立叶转换(Discrete Fourier Transform，DFT)来执行。

使用FFT来辨认GPS信号的方法可见于美国专利第4,701,934号、专利合作条约申请案第2001/86318号、或美国专利第2002/0005802号申请案。

使用DFT来辨认GPS信号的方法可见于美国专利第5,347,284号、美国专利第5,535,237号，专利合作条约申请案第2002/23327号、专利合作条约申请案第2002/23783号、以及美国专利第6,327,473号。

上述的第三种用来加速GPS接收器的信号处理的方法在实际使用亦会有瓶颈。首先，用来执行DFT与FFT的硬件的复杂度会随着平行分析频率搜寻单位的数量的增加而增加。再者，并非GPS接收器的所有实际应用都需要增加频率搜寻单位的数量。

发明内容

本发明提供一种增加数字关联性处理速度的方法，包含将接收的展频信号在第一速率作数字化处理，以得到数字化取样，于第一速率下，将数字化取样储存于存储器，于较第一速率快的第二速率，读取一包预定数量的数字化取样，于第二速率下，产生一包数量与该预定数量相同的复制取样，及于第二速率下，对数字化取样与该包复制取样作关联性处理。

本发明亦提供一种GPS接收器，包含射频前级，用来于中频产生接收的GPS信号的多个数字取样；数字降频器，耦接于射频前级，用来将信号的频率转至基频，并低通滤波该多个数字取样；信号存储器，耦接至数字降频器，用来储存多个预定数量的基频数字取样包；多个关联器频道，耦接至信号存储器，用来计算基频数字取样包与已产生的信号复制取样包的关联系数，以产生信号参数；探测引擎，耦接至关联器频道，用来计算关联系数的快速傅立叶转换，非同调累加快速傅立叶转换的多个运算结果，并将运算结果与临界点比较；及共用随机存取存储器，耦接至关联器频道与探测引擎，用来储存关联系数，当关联系数大于临界点时，用来储存关联器频道的状态，以及用来储存关联器频道的设定值。

附图说明

图1为根据本发明的实施例的GPS接收器的功能方块图。

图2为图1所示的相关器频道的示意图。

图3为图1所示的信号存储器的示意图。

图4为图2所示的码相位产生器的功能方块图。

图5为本发明的实施例中，C/A码片与四个信号取样包的边界边界的数种对齐情况。

图6为图2中相关器频道的码产生器的功能方块图。

图7为根据图1所示的数字降频器的功能方块图。

图8为图1所示的探测引擎的示意图。

主要元件符号说明

101                             天线

102                             射频前级

103                             参考振荡器

104                             数字降频器

105                             信号存储器

106                             同步器

107                             关联器频道

108                             探测引擎

109                             共用随机存取存储器

110                             中央处理器

111                             控制器

112、113、118、119、122、124、  信号

125、209、211、212、213、309、

310、604、605、707

114                             数据总线

1141                            预备累加数据

115                             共用数字数据总线

116                             使用者接口

117                             数字时钟

120                             读取指标

121                             写入指标

123                             中断

201                             码相位产生器

202                             码产生器

203                             码混频器

204                             载波混频器

205、702                        载波数值控制振荡器

206                             预备累加器

207                             累加存储器

208                             频道控制器

210                             信号复制取样包

214                             运算数据

215                             信号线

301                             包装器

302                             随机存取存储器

303                             读取/写入控制器

304                             地址多工器

305                             写入指标产生器

306                             读取指标产生器

307、314                        包

311                             地址

312                             写入指标

313                             读取指标

401                             码频率寄存器

402                             码数值控制振荡器

403                             片计数器

404                             时段计数器

405                             码相位可观测寄存器

408                             片小数部分

409                             片整数部分

410                             码时段

601                             G1码产生器

602                             G2码产生器

603                             码取样选择器

701                             多乘法器

703                             数字低通滤波器

704                             量化器

705                             多取样

801                             输入缓冲器

802                             快速傅立叶转换模组

803                             功率计算器

804                             加法器

805                             先前累加缓冲器

806                             现行累加缓冲器

807                             临界点检测器

808                             探测引擎控制器

809                             请求

810                             缓冲数据

811                             振幅频谱

812                             功率频谱

813                             先前累加数据

814                             结果数据

815                             记录

具体实施方式

为了简化本发明的说明，以下叙述仅就GPS来说明，但本发明仍然可应用于俄罗斯全球导航卫星系统与欧洲伽利略系统，而不应受到限制。

图1为本发明的实施例所提供的GPS接收器的功能方块图，包含天线101、连接至参考振荡器103的射频前级102(radio frequency front-end，RF FE)、数字降频器104、信号存储器105、同步器106、一组平行连接的关联器频道107、探测引擎(acquisition engine，AE)108、共用随机存取存储器109、具有存储器与使用者接口116的中央处理器110、以及控制器111。中央处理器110通过共用数字数据总线115耦接于降频器104、关联器频道107、共用随机存取存储器109、及控制器111。

GPS接收器的射频前级102包含具有低噪声输入放大器的多个放大器元件、用来在噪声和干扰中进行信号的预先频率选择的带通滤波器、一或多个信号降频级、频率合成器、以及中频信号的输出模拟至数字转换器。频率合成器由参考振荡器103的频率中得到本地振荡器的频率，并产生数字时钟117以在接收器中执行所有的数字处理；模拟至数字转换器可使用一至三个转换位，亦可使用实数或多对输出的输出信号124。较佳地，射频前级102使用单一级频率转换；参考振荡器103可为晶体振荡器，其相对不稳定性约为百万分的二十至三十。

图7为根据图1所示的数字降频器104的功能方块图，包含多乘法器701、载波数值控制振荡器(carrier numerically-controlled oscillator)702、数字低通滤波器703、以及量化器704。多乘法器701的输入信号125为数字降频器104的输入信号。量化器704的输出信号112为数字降频器104的输出信号。载波数值控制振荡器702的输入信号与数字低通滤波器703的输入信号为数字降频器104的时钟输入信号，即射频前级102所输出的数字时钟117。多乘法器701与载波数值控制振荡器702将GPS信号及噪声的数字取样由中频转换至基频；数字低通滤波器703将频迭信号(alias)滤除；量化器704决定数字降频器104的输出信号112的位数，并将输出信号112储存于信号存储器105。较佳地，载波数值控制振荡器702产生接近于经由共用数字数据总线115所控制的中频频率的多个多取样705；载波数值控制振荡器702操作于射频前级102的数字时钟117的时钟速率。举例来说，多乘法器701可以数字乘法与(代数)加法来实施，所输出的位数由射频前级102的输出信号125定义，或实施为所有输入取样数值的可能组合的查询表。数字低通滤波器703可实施为一对正交相(意即具有九十度相位差)的有限脉冲响应滤波器，其基于各有六十四条寄存延迟线与九位表示的滤波器系数。

量化器704的实施与信号存储器105储存的取样位数的选择有关。在取样为一个位的情况下，量化器704则成为传递数字低通滤波器703的输出信号707的正负号位的电路。在取样为二个位的情况下，量化器704另包含一额外的比较器；举例来说，基于累加器的简单数字滤波器可得到比较器的临界点；被加总或被减去的累加常数定义输出信号707的取样中是否超过临界点的比例，当超过临界点的取样信号比例为百分的三十，低于临界点的取样信号比例为百分的七十的时候，较为理想。当超过临界点时，累加器的数值减少7，若未超过临界点时，累加器的数值增加3。累加器输出信号的最重要位(most significant bit)包含临界点，累加器的位数及时钟速率定义量化器704的滤波器时间常数。

图3为图1所示的信号存储器105的示意图。信号存储器105包含包装器301、随机存取存储器302、读取/写入控制器303、地址多工器304、写入指标产生器305、以及读取指标产生器306。包装器301的输入信号为信号存储器105的输入信号112。随机存取存储器302的输出信号包314和读取指标产生器306产生的读取指标313形成信号存储器105的输出信号113。输入信号112所包含的多取样信号以匹配于数字降频器104的通带(pass band)的取样率由数字降频器104传送而来，并在包装器301予以结合成多个取样包(pack)，例如四或八个多取样。随机存取存储器302可为单一端口，举例而言，位数相应于包的长度。举例而言，在二位量化的取样下，当包的长度为四，每一包(可为包307或信号314的包)皆使用十六个位来储存同相及正交相的成分。有关读写控制，信号存储器105可实施为循环缓冲器，写入取样包至随机存取存储器302，并接着以循环改变地址311(朝相同方向)的方式来读取出该取样包，其中，在执行写入操作时，读取/写入控制器303定义目前的操作信号310为写入，并通过写入指标312指示地址多工器304来提供相对应的地址311，且在执行读取操作时，读取/写入控制器303定义目前的操作信号310为读取，并通过读取指标313指示地址多工器304来提供相对应的地址311。写入指标产生器305与读取指标产生器306可以计数器来实施。写入指标产生器305的计数随着另一取样包307的有效信号309而递增；而当读取致能信号118为有效时，读取指标产生器306的计数随着每一读取时钟而递增。假设C代表该接收器的数字部分的时钟速率，S为取样频率，N为单一包内的取样数，则在随机存取存储器302的单一写入周期内，整个随机存取存储器302的读取周期数可表示为C *N/S-1。举例来说，当时钟速率C为50百万赫，取样频率S为2.048百万赫，且单一包内的取样数N为4个时，在随机存取存储器302的单一写入周期内，随机存取存储器302共约执行了96.6个读取周期。

于较佳具体实施例中，同步器106由信号存储器105取得写入指标120与读取指标121的数码，并由中央处理器110经共用数字数据总线115所控制；在固定次数的写入指标120步骤后，同步器106提取写入指标120的数码；在写入指标120开始及结束于提取值的一个完整写入周期期间，且当读取指标121等于写入指标120中提取值的每一个符合情况下，同步器106产生测量时段信号122；在突发(burst)测量时段信号122的脉冲后，同步器106产生中断123给中央处理器110。

图1中，各平行连接的相关器频道107可相同，其输入端皆用来接收信号存储器105的输出信号113，且输出端1141合并于耦接于探测引擎108的数据总线114。图2为相关器频道107的示意图，包含码相位产生器201、码产生器202、码混频器203、载波混频器204、载波数值控制振荡器205、预备累加器206、累加存储器207、以及频道控制器208。码相位产生器201计算出一精确的码相位、现行片前进值(current chip advance)、以及相对于现行取样包的码相位关联系数(code phase relation)。码产生器202由码相位产生器201所驱动，产生多个信号复制取样包210，在每一时钟中将GPS的粗测距/辨认码前进数个片(chips)。多个信号复制取样包210在码混频器203中与相对应的所接收输出信号113所含的取样包相乘，接着将结果加总而产生信号211，接着当码混频器203的反扩展将信号211的频谱大幅缩减时，进一步于载波混频器204中与由载波数值控制振荡器205所产生的复制载波取样信号212相乘。在信号频率不确定性所定义的一段时间区间内，载波混频器204所输出的取样信号213在预备累加器206中予以平均。累加存储器207储存了由预备累加器206所传送来的一组连续的运算数据214，以将其交由探测引擎108处理，运算数据214的长度与探测引擎108所执行的傅立叶转换处理的点个数有对等的关系。在经历对应于输出信号113的取样包与信号复制取样包210的时间区间中，码相位产生器201通过计算码相位前进值产生使码产生器202前进的信号209。码产生器202在每一时钟产生包含数个单位码取样的本地信号复制取样包210。

码混频器203将输出信号113的取样包的取样多(一至三个位)对与码产生器202所传送的信号复制取样包210的相应单位码取样相乘；接着码混频器203将这些取样包的相乘结果分别依照同相及正交成分加总。熟悉此领域者可通过不同的方式实施码混频器203，特别是通过数个位表示运算元的码混频器。关联器频道107的载波数值控制振荡器205的实施与数字降频器104的载波数值控制振荡器702类似；除此以外，载波数值控制振荡器205可包含寄存器以保持载波相位值，其由同步器106所定义并于频道控制器208致能的测量时段所提取。

载波混频器204可以数字乘法与(代数)加法、或是以列举出所有输入取样值的所有可能组合的查询表来实现，其中位数由码混频器203的输出信号211与复制载波取样信号212所定义；载波混频器204的输出信号213的位数与其输入信号211和212相关。举例来说，假设频道关联器107的输入信号113为两个位，在单一包中包含四个取样，且本地端载波复制信号为五个位，则载波混频器204的输出取样信号213为八个位。

在同调累加的一预定时段中，预备累加器206分别将载波混频器204包含的多输出取样信号213中同相位和正交的部分累加起来，预定时段的长度可由中央处理器110来决定，并经由共用数字数据总线115或是直接、间接经由控制器111来传送至频道控制器208。当来自信号存储器105的读取指标313达到预定值时，频道控制器208在频道中启动处理，且当处理程序至预定次数后，会停止处理该程序。在中央处理器的允许下，频道控制器208致使施用测量时段信号122至码相位产生器201与载波数值控制振荡器205。在处理过程中，频道控制器208在预定时段内致能预备累加器206的累加操作，将累加的运算数据214传送至累加存储器207，并重置预备累加器206；在预备累加器206重置完毕以后，稍候便准备好新的累加周期；以上所述的控制操作，以及其他频道控制器208所执行的控制操作，皆以图2所示的信号线215表示。举例而言，累加周期的长度为1/16毫秒(亦即粗测距/辨认码时段)，进行频带约在±8千赫之间的接收信号的累加同调。较佳地，累加存储器207包含两个相同区段，其中一区段储存累加的运算数据214，而另一区段读取探测引擎108所传来的数据；各区段的容量皆足以储存一定量的累加运算数据，以供探测引擎108每次唤醒运算之用；举例来说，各区段容量为三十二个多运算数据，而累加周期长度为1/16毫秒，相应于容量为批次储存2毫秒长的累加数据。

第4图为图2所示的码相位产生器201的功能方块图，包含码频率寄存器401、码数值控制振荡器402、片计数器403、时段计数器404、以及码相位可观测寄存器(observable register)405。码数值控制振荡器402增加一码相位小数部分。码数值控制振荡器402的输出信号即为码相位产生器201的输出信号209。较佳地，码相位产生器201通过共用数字数据总线115初始化。于此实施例中，码数值控制振荡器402包含基于三十二位的二进位加法器的数值控制振荡器，且码数值控制振荡器402所产生的溢位用来驱动片计数器403的计数。输出信号209包含了十个最高位(most significant bit，MSB)与码数值控制振荡器402所产生的溢位，且输出信号209会被传送至图2所示的码产生器202。片计数器403包含GPS的粗测距/辨认码片的模1023(modulo-1023)的十位计数器。时段计数器404增加一码相位整数时段部分，并用来计算片计数器403接收到码数值控制振荡器402的溢位的次数，意即码时段的个数。时段计数器404的模为信号存储器105的容量，意即粗测距/辨认码的时段个数。码相位可观测寄存器405在测量时段提取码相位值，包含片小数部分408、片整数部分409、以及码时段410，且测量时段由同步器106所定义，并由频道控制器208所致能。

在图2中，码产生器202可为虚拟乱数产生器。图6显示图2中码产生器202的根据本发明的较佳实施例的功能方块图，包含十位的G1码产生器601、十位的G2码产生器602、以及码取样选择器603。G1码产生器601与G2码产生器602经由共用数字数据总线115初始化。G1码产生器601的输出信号604与G2码产生器602的输出信号605皆输出至码取样选择器603。码取样选择器603发出前进信号以命令G1码产生器601与G2码产生器602。举例来说，当包的长度为四个取样时，G1码产生器601与G2码产生器602在每一时钟中产生一个或二个的粗测距/辨认码片。当包的长度为八个取样时，G1码产生器601与G2码产生器602在每一时钟中产生四个或三个的粗测距/辨认码片。包的长度可为任何值，4或8仅为包可能的两种长度。G1码产生器601与G2码产生器602可通过线性反馈(linear feedback)的技术，参考GPS粗测距/辨认码产生器，以多个移位寄存器来实施，可参考”了解GPS的原理与应用”此书的第90页至第94页翻阅得到(″Understanding GPS：Principles and Applications.Edited by Elliott D.Kaplan.Artech House，Boston，London，1996，pp.83-97″)，且在此书中提及的GPS粗测距/辨认码产生器总是在每一时钟中产生一码片。于本实施例中，不同包长度的状况的主要差异出现在反馈的部份；在包的长度为四个取样的例子中，其反馈逻辑运算表列于第2表中，而在包的长度为八个取样的例子中，其反馈逻辑运算表列于第3表中；表中所示的In.1至In.10(从第一个至第十个)为G1码产生器601与G2码产生器602的寄存器输入值；表中所示的数字1至10代表G1码产生器601与G2码产生器602的寄存器输出值(从第一个至第十个)；变数C为码数值控制器402的包相位加法器输出值的进位输出；F1至F8的值按照第1表所示的方式计算，其中(x+y+...)mod 2代表模2的加法，意即异或的逻辑运算。应注意到由于码产生器202的码取样选择器603产生预定长度N的信号复制取样包210(例如4、8或其他值)，因此信号复制取样包210、以及信号211和213的实体连接应为N个位，可通过平行N个数据路径来完成，因此超越先前技术的方法的执行效率。

第1表

  F1＝(3+10)mod2  F5＝(2+3+6+8+9+10)mod2  F2＝(2+9)mod2  F6＝(1+2+5+7+8+9)mod2  F 3＝(1+8)mod2  F7＝(1+2+3+4+7+9+10)mod2  F4＝(3+7+10)mod2  F8＝(1+10)mod2

第2表

  码  G1  G1  G2  G2  C值  0  1  0  1  In.1  F1  F2  F5  F6  In.2  1  F1  1  F5  In.3  2  1  2  1  In.4  3  2  3  2  In.5  4  3  4  3  In.6  5  4  5  4  In.7  6  5  6  5  In.8  7  6  7  6  In.9  8  7  8  7  In.10  9  8  9  8

第3表

  码  G1  G1  G2  G2  C值  0  1  0  1  In.1  F 3  F4  F7  F8  In.2  F2  F 3  F6  F7  In.3  F1  F2  F5  F6  In.4  1  F1  1  F5  In.5  2  1  2  1  In.6  3  2  3  2  In.7  4  3  4  3  In.8  5  4  5  4

  In.9  6  5  6  5  In.10  7  6  7  6

在本发明的较佳实施例中，取样频率可为2.048百万赫，平均码时钟率可为1.023百万赫，因此码片的边界对应着取样的个数平移，也就是说，每一码片的主要部份会涵盖二个取样，甚而有时会如第5图所示的状况而涵盖三个取样。第5图显示主要的取样组合的五种不同状况的示意图，其皆落在码片的边界内。如第4表所示，码取样选择器603可提供不同的取样S1、S2、...、S8，以涵盖了包的4取样(S1、S2、S3、S4)与8取样(S1、S2、...、S8)的选择。

第4表

  码相位(10个位)  S1  S2  S3  S4  S5  S6  S7  S8  0  10  10  10  9  9  8  8  7  1  10  10  9  9  9  8  8  7  2  10  10  9  9  8  8  8  7  3  10  10  9  9  8  8  7  7  ...  ...  ...  ...  ...  ...  ...  ...  ...  512  10  10  9  9  8  8  7  7  513  10  9  9  9  8  8  7  7  514  10  9  9  8  8  8  7  7  515  10  9  9  8  8  7  7  7  516  10  9  9  8  8  7  7  6  ...  ...  ...  ...  ...  ...  ...  ...  ...  1023  10  9  9  8  8  7  7  6

码取样选择器603根据第4表所示的规则来选取现行包中的取样组合。第4表栏中的数字(包含6、7、8、9、10)为G1码产生器601与G2码产生器602的对应寄存器所输出的多个位对作异或逻辑运算所产生的结果。第4表中，熟知本发明技艺者可对所示的不同取样包长度作更改，或是将取样率取其他的值，而不脱离本发明的范畴。

图8为图1所示的探测引擎108的示意图，包含输入缓冲器801、快速傅立叶转换模组802、功率计算器803、加法器804、先前累加缓冲器805、现行累加缓冲器806、临界点检测器807、以及探测引擎控制器808。通过探测引擎108的高处理效率，轮流处理多个相关器频道107所发出的请求。当相关器频道107处理了一定量的信号包后，相关器频道107对探测引擎108发出请求809，接着探测引擎108通过该相关器频道107与数据总线114接收累加数据而储存于输入缓冲器801，以产生缓冲数据810。经由快速傅立叶转换模组802的运作，转换缓冲数据810为振幅频谱811；再经由功率运算器803的运算，转换振幅频谱811为功率频谱812；加法器804加总功率频谱812的功率数据和先前累加缓冲器805的先前累加数据813，并将结果数据814传送至现行累加缓冲器806和临界点检测器807。在临界点检测器807中，结果数据814会与临界点检测器807中储存的预定临界点比较。在共用随机存取存储器109传送新的先前累加数据，以及另一关联器频道107传送新的预备累加数据1141的同时，现行累加缓冲器806的数据传至共用随机存取存储器109。在临界点检测器807中，当结果数据814大于预定临界点的值时，包含相关数码和频率搜寻单位数的关联器状态也传送至共用随机存取存储器109。

在较佳实施例中，快速傅立叶转换模组802将三十二个(补零至六十四)多(I及Q)定点的三十二位的预备累加数据1141转换为六十四个多频谱成分。快速傅立叶转换模组802通过平行处理得到高处理效率，例如可应用于基数为4的傅立叶转换，意即在单一时钟周期中，快速傅立叶转换模组802可处理四个预备累加数据1141。输入缓冲器801可实施深度为64的先进先出缓冲器，具有2×32位的多型式的预备累加数据1141输入，以及四个2×32位的输出，分别连接至四条深度为十六个字组(word)先进先出缓冲器接头，以产生2×128位的输出缓冲数据810。功率计算器803计算多的振幅频谱611的平方值，且单一时钟中共四个平方值；功率计算器803包含四个以算数乘法器和算数加法器为基础的多乘法器；加法器804包含四个算数加法器。在加法器804的加总运算中，先前累加数据813和现行的结果数据814的格式可与在共用随机存取存储器109中的格式不同，也可与在先前累加缓冲器805和现行累加缓冲器806中的格式不同。举例来说，加法器804对四个三十二位的定点字组进行加总的运算，且进行加总运算的结果将以十六位的浮点数字组对的方式储存于共用随机存取存储器109。转换的格式可由先前累加缓冲器805和现行累加缓冲器806实施，且先前累加缓冲器805与现行累加缓冲器806可由熟悉此领域者以不同方式实施。临界点检测器807包含储存临界点的寄存器、四个用来比较现行结果数据814与该临界点的减法器、以及逻辑电路，其中逻辑电路在累加数据超过临界点时，产生带有频率位置的记录815。探测引擎控制器608接受关联器频道107的请求，并依序产生控制信号616以执行上述操作。较佳地，共用随机存取存储器109包含8K(K＝2¹⁰)个三十二位字组的标准单端口式随机存取存储器，且中央处理器110亦可选择许多种不同的三十二位处理器来实施，其可为定点数或浮点数的处理器，例如支援RS-232c、USB、或是其他接口的处理器，因此TMS320C31、ADSP21060、ARM7TDMI等处理器都是用来实施中央处理器110可行的选择。

在较佳实施例中，控制器111将关联器频道107初始化，通过共用随机存取存储器109下载新调整数据至关联器频道107，以及上传现行数据至共用随机存取存储器109，执行下一批输出信号113的取样包的相关联处理，以保留机会给被暂停的相关联处理程序以新一批信号取样包再次启动其处理程序；可选择地，由相关联频道107传送预备累加数据1141至共用随机存取存储器109。控制器111的运作与信号存储器105填补取样包同步。控制器111的输出控制信号于图1标示为118与119，控制器111可由熟习此领域者有不同实施。在较佳实施例中，数字微控制器根据储存于内部存储器的程序或设定值执行控制关联器频道107的所有相关操作。

本发明可加速GPS信号的关联性处理，加速因子由处理取样包的长度决定。在上述所有已公开实施例中，可使用四倍或八倍的加速因子，然而使用其他倍数的加速因子并不脱离本发明的范畴。本发明亦可应用于其他展频信号，例如应用于一般的通信系统，熟习GPS领域者可做出诸多可能变化与修改而不脱离本发明的范畴。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所进行的等效变化与修改，皆应属本发明的涵盖范围。