一种视频图像几何失真校正的方法和系统

摘要

一种视频图像几何失真校正的方法，包括步骤：a1.读取帧存储器中像素地址的行值和列值；a2.依据一定的方式对步骤a1中的所述行值和列值进行改变，得到校正后的帧存储器读取地址，将该读取地址存入读出地址存储器；a3.依据一定的方式对步骤a1中的所述行值和列值进行改变，得到校正后的像素显示地址，将该显示地址存入显示地址存储器。采用本发明技术方案，能够有效地对产生几何失真的显示图像点阵进行预校正。

说明书

技术领域

本发明涉及视频显示技术领域，具体涉及一种视频图像几何失真校正的方法和系统。

背景技术

随着科技与经济的飞速发展，显示设备已经成为政府办公、教育演示、商务活动乃至家庭娱乐中不可缺少的重要组成部分，各种用户群对显示效果的需求在不断提升，而对于投影显示等特殊显示方式，由于光路设计的不对称性或使用条件的限制等原因，会导致最后所得到的显示图像出现较严重的梯形失真，对这种失真如不能在信号处理上进行预校正，将会大大影响其使用效果，从而使应用受到限制。

发明内容

本发明要解决的技术问题是提供一种视频图像几何失真校正的方法和系统。

本发明采用如下的技术方案：

一种视频图像几何失真校正的方法，其特征在于，包括步骤：

a1、读取帧存储器中像素地址的行值和列值；

a2、依据一定的方式对步骤a1中的所述行值和列值进行改变，得到校正后的帧存储器读取地址，将该读取地址存入读出地址存储器；

a3、依据一定的方式对步骤a1中的所述行值和列值进行改变，得到

校正后的像素显示地址，将该显示地址存入显示地址存储器。所述的方法，其中：所述步骤a2包括以下步骤：

a21、将帧存储器中像素的列数减去显示图像点阵的水平方向最小像素数并存入第一存储单元，将步骤a1中的行值乘以第一存储单元的值并存入第二存储单元，将帧存储器中像素的行数减去显示图像点阵的垂直方向最小像素数并存入第三存储单元，将步骤a1中的列值乘以第三存储单元的值并存入第四存储单元；

a22、将第一存储单元的值乘以步骤a1中的列值并存入第一存储单元，将第二存储单元的值除以帧存储器中像素的行数并存入第二存储单元，将第三存储单元的值乘以步骤a1中的行值并存入第三存储单元，将第四存储单元的值除以帧存储器中像素的列数并存入第四存储单元；

a23、将第一存储单元的值乘以步骤a1中的行值并存入第一存储单元，将帧存储器中像素的列数减去第二存储单元的值并存入第二存储单元，将第三存储单元的值乘以步骤a1中的列值并存入第三存储单元，将帧存储器中像素的行数减去第四存储单元的值并存入第四存储单元；

a24、将第一存储单元的值除以帧存储器中像素的行数并存入第一存储单元，将第三存储单元的值除以帧存储器中像素的列数并存入第三存储单元；

a25、将第一存储单元的值与步骤a1中的列值相加并存入第一存储单元，将第三存储单元的值与步骤a1中的行值相加并存入第三存储单元；

a26、将第一存储单元的值除以第二存储单元的值并存入第一存储单元，将第三存储单元的值除以第四存储单元的值并存入第三存储单元；

a27、对第一存储单元的值进行取整操作，得到校正后的帧存储器读取地址的行值，对第三存储单元的值进行取整操作，得到校正后的帧存储器读取地址的列值。

所述的方法，其中：所述步骤a3包括以下步骤：

a31、将帧存储器中像素的列数减去显示图像点阵的水平方向最小像素数并存入第一存储单元，将帧存储器中像素的行数减去显示图像点阵的垂直方向最小像素数并存入第二存储单元；

a32、将第一存储单元的值乘以步骤a1中的行值并存入第一存储单元，将第二存储单元的值乘以步骤a1中的行值并存入第二存储单元；

a33、将第一存储单元的值乘以步骤a1中的列值并存入第一存储单元，将第二存储单元的值乘以步骤a1中的列值并存入第二存储单元；

a34、将第一存储单元的值除以帧存储器中像素的行数并存入第一存储单元，将第二存储单元的值除以帧存储器中像素的列数并存入第二存储单元；

a35、将第一存储单元的值乘以2并存入第一存储单元，将第二存储单元的值乘以2并存入第二存储单元；

a36、取第一存储单元的值的倒数并存入第一存储单元，取第二存储单元的值的倒数并存入第二存储单元；

a37、第一存储单元的值与步骤a1中的列值相加并存入第一存储单元，第二存储单元的值与步骤a1中的行值相加并存入第二存储单元；

a38、对第一存储单元的值进行取整操作，得到校正后的像素显示地址的行值，对第二存储单元的值进行取整操作，得到校正后的像素显示地址的列值。

所述的方法，其中：所述步骤a27与a38的取整操作采用四舍五入的方式进行。

一种视频图像几何失真校正的系统，包括微处理器、帧存储器、时钟发生器、信号处理器、显示驱动器，其特征在于：还包括用于控制图像信号写入帧存储器的写入地址存储器，用于存储几何失真校正后帧存储器读取地址的读出地址存储器，用于存储几何失真校正后像素显示地址的显示地址存储器，写入地址存储器与读出地址存储器通过地址总线与帧存储器相连，显示地址存储器通过地址总线与显示驱动器相连，微处理器通过控制总线与写入地址存储器、读出地址存储器、显示地址存储器以及信号处理器相连，微处理器输出端有写入控制信号线连接到帧存储器和写入地址存储器，并有读出控制信号线连接到帧存储器和读出地址存储器，微处理器输出端有写入控制信号线连接到帧存储器和写入地址存储器，并有读出控制信号线连接到帧存储器和读出地址存储器。

所述技术方案的优化是所述微处理器包括用于执行步骤a2的第一微处理器和用于执行步骤a3的第二微处理器，第一微处理器与第二微处理器通过控制总线与写入地址存储器、读出地址存储器、显示地址存储器以及信号处理器相连。

采用本发明技术方案，能够有效地对产生几何失真的显示图像点阵进行预校正，特别是经优化后的技术方案显著提高了系统的几何失真图像预校正的处理速度。

附图说明

图1是垂直梯形失真经过预校正后在显示屏或显示光芯片上显示的像素点阵示意图；

图2是垂直梯形失真经过对称预校正后在显示屏或显示光芯片上显示的像素点阵示意图；

图3是水平方向梯形失真轮廓示意图；

图4是复合梯形失真轮廓示意图；

图5是本发明视频图像几何失真校正的系统结构示意图；

图6是本发明另一视频图像几何失真校正的系统结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细说明：

垂直梯形失真

图1是垂直梯形失真经过预校正后在显示屏或显示光芯片上显示的像素点阵示意图，其中，L为水平方向为校正垂直梯形失真在水平方向的最小像素数，与初始图像显示格式相比，其水平方向短边比长边像素数减少量为

    ΔHM＝N-L                                     2-1

因为图像轮廓为梯形失真，水平像素数的减少是沿垂直方向线性变化的，因此，对于其中的任意行(设为第i行)，其像素数的减少量为

    ΔHi＝ΔHM*(i-1)/(M-1)＝(N-L)*(i-1)/(M-1)

                                                  2-2

在一般情况下，满足M＞i＞＞1，所以

    ΔHi≈(N-L)*i/M                               2-3

对于第i行的任意像素，每一个像素从帧存储器中读取数据的平均列地址变化量为

    ΔaHi＝ΔHi/(l-1)≈ΔHi/l

                                                 2-4

其中，1＝N-ΔHi＝N-(N-L)*i/M，故

      ΔaHi＝ΔHi/(N-ΔHi)＝((N-L)*i/M)/(N-(N-L)*i/M)

                                                 2-5

所以，对于进行垂直梯形(预)失真校正显示的任意像素a′ij，从帧存储器里读取像素数据的列地址为

           aHij＝j+(j-1)*ΔaHi                    2-6

对于一般情况，满足j＞＞1，所以

aHij≈INT(j+j*ΔaHi)＝INT(j+((N-L)*j*i/M)/(N-(N-L)*i/M))

                                                  2-7

因为存储地址必须是整数，对上式计算出来的aHij按“四舍五入”取整数。

因此，对于任意像素a′ij，有

a′ij＝a[aH ij，i]＝a[INT(j+((N-L)*j*i/M)/(N-(N-L)*i/M))，i].

                                                  2-8

在图1中所表示的新显示梯形失真图像经过校正后的像素分布排列在水平方向是不对称的，这与一般的情况并不相符，一般的显示梯形失真(比如投影光轴倾斜失真)是对称的，故所需要显示的预失真也是对称的，因此对每一个显示像素，可以在原有显示地址的基础上在加入一个地址偏移量ΔAi作为最终在显示屏(或显示光芯片)上新的显示地址，此地址偏移量根据像素所处的行数而发生变化，对于第i行的像素，其最终显示偏移量为

    ΔAi＝INT(1/2*ΔHi)＝INT(1/2*(N-L)*i/M)

                                                   2-9

即对于任意像素a′ij，其原有显示地址为[j，i]，经过校正后，其新的显示列地址为

    AHij＝j+ΔAi＝j+INT(1/2*(N-L)*i/M)

    ＝INT(j+(1/2*(N-L)*i/M))

                                            2-10

对于第i行第j列的像素，按[INT(j+(N-L)*j*i/M)/(N-(N-L)*i/M))，i]地址从帧存储器中读取像素值，并按[INT(j+(1/2*(N-L)*i/M))，i]地址在显示屏或显示光芯片上显示。设新的显示格式中第i行第j列的像素为a″ij，则

a″ij＝a[INT(j+(1/2*(N-L)*i/M))，i]

                                            2-19

垂直梯形失真经过对称预校正后在显示屏或显示光芯片上显示的像素点阵如图2所示。

水平梯形失真

对于水平方向存在对称预梯形失真校正的情况，其图像失真轮廓如图3所示。

仿照图1，设水平梯形失真经过预校正的像素点阵格式中，长边的像素数为M，短边的像素数为F，按照同样的分析方法，可知对于任意像素a′ij，其像素值的读取行地址应为

    aVij＝INT(i+((M-F)*i*j/N)/(M-(M-F)*j/N))

                                            2-20

即

    a′ij＝a[j，INT(i+((M-F)*i*j/N)/(M-(M-F)*j/N))]

                                            2-21

其新的显示行地址为

    Avij＝INT(i+(1/2*(M-F)*j/N))            2-22

即

    a″ij＝a[j，INT(i+(1/2*(M-F)*j/N))]     2-23

对于第i行第j列的像素，应按照地址[j，INT(i+((M-F)*i*j/N)/(M-(M-F)*j/N))]从帧存储器中读取像素值，再按照新地址[j，INT(i+(1/2*(M-F)*j/N))]在显示屏(或显示光芯片)上显示。

复合梯形失真

对于水平和垂直两个方向都存在梯形失真的情况如图4所示，设水平方向的最大像素数为N，最小像素数为L，垂直方向的最大像素数为M，最小像素数为F，则相对于初始图像而言，其任意像素a′ij，其像素值应按照地址[INT(j+((N-L)*j*i/M)/(N-(N-L)*i/M))，INT(i+((M-F)*i*j/N)/(M-(M-F)*j/N))]从帧存储器中读取。即

    a′ij＝a[INT(j+((N-L)*j*i/M)/(N-(N-L)*i/M))，

           INT(i+((M-F)*i*j/N)/(M-(M-

           F)*j/N))]

                                            2-24

同样，对于对称的复合预梯形失真校正，对于第i行第j列的像素，在显示屏(或显示光芯片)上显示的新地址应为[INT(j+(1/2*(N-L)*i*j/M))，INT(i+(1/2*(M-F)*i*j/N))]。即

a″ij＝[INT(j+(1/2*(N-L)*i*j/M))，INT(i+(1/2*(M-F)*i*j/N))]

                                            2-25

图5是本发明视频图像几何失真校正的系统结构示意图，如图5所示，所述系统包括微处理器、时钟发生器、信号处理器、显示驱动器，其特征在于：还包括用于存储接收到的图像信号的帧存储器，用于控制图像信号写入帧存储器的写入地址存储器，用于存储校正后帧存储器读取地址的读出地址存储器，用于存储校正后像素的显示地址的显示地址存储器，写入地址存储器与读出地址存储器通过地址总线与帧存储器相连，显示地址存储器通过地址总线与显示驱动器相连，微处理器通过控制总线与写入地址存储器、读出地址存储器、显示地址存储器以及信号处理器相连，微处理器输出端有写入控制信号线连接到帧存储器和写入地址存储器，并有读出控制信号线连接到帧存储器和读出地址存储器。

采用此系统电路进行梯形失真校正时微处理器按照式2-8或2-21或2-24计算出每一个像素值对应的读出地址并存储于读出地址存储器中，按照式2-19或2-23或2-25计算出每一个像素的显示地址并存储于显示地址存储器中，显示屏(或显示光芯片)按此地址进行屏幕显示，三组公式中，2-8和2-19针对只有垂直梯形失真的情况，2-21和2-23针对只有水平梯形失真的情况，2-24和2-25同时考虑了垂直和水平两个方向梯形失真的情况，即式2-24和2-25更具有一般性，作为通用公式，计算时只需采用这两个公式就可以了。

图6是优化后的本发明视频图像几何失真校正的系统结构示意图，如图6所示，所述微处理器包括用于执行步骤a2的第一微处理器和用于执行步骤a3的第二微处理器，第一微处理器与第二微处理器通过控制总线与写入地址存储器、读出地址存储器、显示地址存储器以及信号处理器相连。

此时微处理器1按照式2-8或2-21或2-24计算出每一个像素值对应的读出地址并存储于读出地址存储器中，微处理器2按照式2-19或2-23或2-25计算出每一个像素的显示地址并存储于显示地址存储器中，显示屏(或显示光芯片)按此地址进行屏幕显示。

具体的视频图像几何失真校正采取以下步骤：

a1、读取帧存储器中像素地址的行值和列值；

a2、依据一定的方式对步骤a1中的所述行值和列值进行改变，得到校正后的帧存储器读取地址，将该读取地址存入读出地址存储器；

a3、依据一定的方式对步骤a1中的所述行值和列值进行改变，得到校正后的像素显示地址，将该显示地址存入显示地址存储器。

所述步骤a2包括以下步骤：

a21、将帧存储器中像素的列数减去显示图像点阵的水平方向最小像素数并存入第一存储单元，将步骤a1中的行值乘以第一存储单元的值并存入第二存储单元，将帧存储器中像素的行数减去显示图像点阵的垂直方向最小像素数并存入第三存储单元，将步骤a1中的列值乘以第三存储单元的值并存入第四存储单元；

a22、将第一存储单元的值乘以步骤a1中的列值并存入第一存储单元，将第二存储单元的值除以帧存储器中像素的行数并存入第二存储单元，将第三存储单元的值乘以步骤a1中的行值并存入第三存储单元，将第四存储单元的值除以帧存储器中像素的列数并存入第四存储单元；

a23、将第一存储单元的值乘以步骤a1中的行值并存入第一存储单元，将帧存储器中像素的列数减去第二存储单元的值并存入第二存储单元，将第三存储单元的值乘以步骤a1中的列值并存入第三存储单元，将帧存储器中像素的行数减去第四存储单元的值并存入第四存储单元；

a24、将第一存储单元的值除以帧存储器中像素的行数并存入第一存储单元，将第三存储单元的值除以帧存储器中像素的列数并存入第三存储单元；

a25、将第一存储单元的值与步骤a1中的列值相加并存入第一存储单元，将第三存储单元的值与步骤a1中的行值相加并存入第三存储单元；

a26、将第一存储单元的值除以第二存储单元的值并存入第一存储单元，将第三存储单元的值除以第四存储单元的值并存入第三存储单元；

a27、对第一存储单元的值进行取整操作，得到校正后的帧存储器读取地址的行值，对第三存储单元的值进行取整操作，得到校正后的帧存储器读取地址的列值。

所述步骤a3包括以下步骤：

a31、将帧存储器中像素的列数减去显示图像点阵的水平方向最小像素数并存入第一存储单元，将帧存储器中像素的行数减去显示图像点阵的垂直方向最小像素数并存入第二存储单元；

a32、将第一存储单元的值乘以步骤a1中的行值并存入第一存储单元，将第二存储单元的值乘以步骤a1中的行值并存入第二存储单元；

a33、将第一存储单元的值乘以步骤a1中的列值并存入第一存储单元，将第二存储单元的值乘以步骤a1中的列值并存入第二存储单元；

a34、将第一存储单元的值除以帧存储器中像素的行数并存入第一存储单元，将第二存储单元的值除以帧存储器中像素的列数并存入第二存储单元；

a35、将第一存储单元的值乘以2并存入第一存储单元，将第二存储单元的值乘以2并存入第二存储单元；

a36、取第一存储单元的值的倒数并存入第一存储单元，取第二存储单元的值的倒数并存入第二存储单元；

a37、第一存储单元的值与步骤a1中的列值相加并存入第一存储单元，第二存储单元的值与步骤a1中的行值相加并存入第二存储单元；

a38、对第一存储单元的值进行取整操作，得到校正后的像素显示地址的行值，对第二存储单元的值进行取整操作，得到校正后的像素显示地址的列值。

尽管参照实施例对本发明进行了图示和描述，本领域技术人员将能理解，在不偏离本发明的范围和精神的情况下，可以对它进行形式和细节的种种显而易见的修改。在不脱离本发明的精神和范围的情况下，所有的变化和修改都在所附权利要求书所限定的范围之内。