移动互联网内容监管设备及其监管方法

摘要

移动互联网内容监管设备及其监管方法主要完成对CDMA2000等移动互联网络上传输内容的监管，是一种基于网络处理器的移动互联网内容监管设备。该监管设备具体包括三个模块，即：最小网络处理器平台硬件模块(1)、I/O扩展通信模块(2)、软件系统模块(3)；软件系统模块(3)中，数据包接收模块(3.1)从移动互连网络的分组域链路上接收数据包，进行以太网解封装和分类，在该模块中根据IP头进行判断是通用路由封装协议数据包还是用户数据包协议的数据包，其它类型的数据包则直接发送到数据包传送模块(3.2)做丢弃处理；如果是用户数据包协议的数据包和通用路由封装协议数据包，则交给协议处理模块(3.5)处理。

说明书

技术领域

本发明是一种移动互联网内容监管设备，主要完成对CDMA2000等移动互联网络上传输内容的监管，该设备采用网络处理器IXP2400为基础平台，以VxWorks为系统操作平台，是一种基于网络处理器的移动互联网内容监管设备。

背景技术

作为宽带移动网络的关键技术，CDMA(码分多址)技术在过去几年里得到了快速的发展。而且随着技术不断进步，产品价格在下降，其应用领域不断拓宽。业界人士已经认识到CDMA2000技术的重要性及其未来的广泛应用。

移动互联网的内容监管技术保证移动网络正常通信和分组数据正常传输的同时，加强对移动网络的内容监管工作，特别是对分组数据的内容过滤和垃圾邮件的处理。随着″移动商务″应用的不断推进，建立安全可靠的移动网络是顺应技术发展和社会经济发展的必然要求。

随着GPRS(通用分组无线业务)/CDMA技术的推广，移动互联网的应用得到迅速发展。根据信产部统计，2004年6月，中国的移动用户数量已达3.1亿户，其中中国移动的GPRS和中国联通的CDMA 1X用户已经超过1300万，而2005年5月中国联通公布的数据显示，CDMA1x累计用户已经达到了3047万。到2004年12月，利用手机上网的人数已经超过了1500万，可以预计未来几年这个数量还将大幅增加。随之而来，利用移动互联网的网络犯罪问题已突显现出来，危及到国家的安全和社会的稳定，但其内容监管一直是网络监管中的一个盲点。本项目的实施可以填补我国在移动网络内容监管方面的空白，对于国家的安全和建立和谐协会具有重要的社会意义。

可以想见，随着移动网络用户数量的增加，应用范围的扩大，带宽的提高，在移动网络上从事分组数据业务的比例也将大幅度增长。随之而来的问题是：充斥在有线网络中反动、黄色的信息也必将在移动网络中泛滥。本项目开发的移动互联网内容监管系统不仅能够有效的阻止非法信息的传播，而且能够准确的追溯到信息的来源，从根本上杜绝非法信息的传播。

移动互联网内容监管技术的研究和实现是对移动网络安全的一个有力补充，可进一步推进移动通信技术的应用和保证国家的安全和社会的稳定。

目前，我国正处在移动通信网络发展的高峰，无论是GPRS技术还是CDMA技术都得到了充分的发展，而且还在向3G迈进。目前我国所有的大中城市都部署了GPRS系统或CDMA系统，相对而言，移动网络的安全技术发展比较滞后。本项目的实施对于带动移动网络安全技术的研究具有积极意义。

根据专家的预测，移动互联网内容监管技术的应用前景很好，在国家的支持、设备提供商和运营商的支撑下，可以无风险的推进，提高整个社会的经济效益。设备提供商在其设备中附加内容监管系统可以建立新的获利点，抢占更多用户和更大的市场，为将来实施3G系统做好准备。对于用户而言，有了内容监管系统之后可以最大限度的避免非法信息的骚扰和破坏。它的实现将对内容服务提供商和设备提供商都会产生巨大的影响，影响社会经济运行模式，对国家的政策和标准制订也会产生一定的影响。

发明内容

技术问题：针对目前移动互联网中存在的各种问题和安全隐患，本发明的目的是提供一种基于网络处理器的移动互联网内容监管设备及其监管方法，该监管设备主要完成对移动互联网中分组业务的监管，但同时也兼顾到了以后的业务增加的需要。

技术方案：

移动互联网内容监管设备包括最小网络处理器平台硬件模块、I/O扩展通信模块和软件系统模块；

1、本发明的网络处理器平台硬件模块主要包括以下几个子模块：

(1)一片网络处理器及其支持电路：IXP2400用于数据的处理和控制各硬件模块协调工作。

(2)双数据传输模式SDRAM(DDR SDRAM)模块电路：一个64比特通道的DRAM，寻址范围可以达到2G。对其读写均由IXP2400中的微引擎控制。

(3)4倍数据速率SRAM(QDR SDRAM)模块电路：支持IXP2400网络处理器的微引擎和核模块的读写，其在时钟上下沿均能完成读写功能，其传输宽度为4字节。最大容量64MB。

(4)PCI模块电路：能兼容32bit或33MHz的PCI设备，能提供目标访问、主设备访问、三个DMA通道和PCI仲裁器。

(5)电源供电模块电路：采用Switch Power GNX-450电源，能产生3.3vDC，2.5vDC，5vDC和12vDC等多种不同电源供系统使用。

(6)系统上电控制和检测模块电路：采用Microconverter的AduC812的内部模数转换器测量电压值。

(7)时钟、复位、中断电路及JTAG调试模块电路：时钟电路为系统不同的模块产生需要的时钟；复位电路由四个复位信号和一个复位开关组成实现系统的手动复位；中断电路处理系统中的所有中断请求，最终都有网络处理器模块处理；JTAG调试电路用于系统的调试和引导程序的烧写。

2、I/O扩展通信模块主要包括以下几个子模块：

(1)MAC电路：主要是包括一个四端口千兆以太网控制器IXF1104，支持IEEE802.310/100/1000Mbps，其和IXP2400之间采用串行总线接口(SPI3)接口连接。

(2)物理层电路：主要包括物理层收发器CIS8204，双绞线接口RJ45MAG终端和RJ45MAG连接器。

(3)配置电路：对IXF1104的管脚进行配置。

(4)系统控制检测电路：实现对系统上电顺序控制，为系统提供时钟信号和时钟复位信号，帮助系统提供JTAG调试和EEROM。

(5)复位电路：提供手动复位和自动复位功能。

3、软件系统模块主要包括以下几个子模块：

(1)数据包接收模块：在IXP2400的微引擎和Xscale核上成对出现，负责将来自与Sonet网络接口的mpacket接收、重组得到完整的Packet。

(2)数据包传送模块：在IXP2400的微引擎和Xscale核上成对出现，支持3种POS发送模式：SPHY、MPHY-4和MPHY-16。

(3)队列管理模块：在IXP2400的微引擎和Xscale核上成对出现，该模块单独运行在一个微引擎上，负责对SRAM种的发送队列执行Enqueue和Dequeue操作。

(4)调度模块：在IXP2400的微引擎和Xscale核上成对出现，该模块在不同的端口之间将采用WRR调度算法，而在同一个端口的不同Queue之间采用DRR调度算法。

(5)协议处理模块：在IXP2400的微引擎和Xscale核上成对出现，该模块负责对截获到的移动互联网分组域数据包进行分类和处理。

(6)堆栈驱动模块：工作在IXP2400的Xscale核上，提供基本的接口配置。

(7)X接口模块：工作在IXP2400的Xscale核上，其目的是处理管理中心与监管设备之间的信息交互，设定被控目标参数和范围，并获取被控目标的通信信息。

移动互联网内容监管设备具体包括三个模块，即：最小网络处理器平台硬件模块、I/O扩展通信模块、软件系统模块，其中最小网络处理器平台模块和I/O扩展通信模块共同构成监管设备的硬件部分，软件系统模块构成监管设备的软件部分；所述最小网络处理器平台模块包括：网络处理器及其支持电路)、双数据传输模式SDRAM模块电路、4倍数据速率SRAM模块电路、PCI模块、电源供电模块、系统上电控制和检测模块、时钟、复位、中断电路及JTAG调试模块；网络处理器及其支持电路通过PCI推总线与PCI模块中的PCI-PCI桥连器相接，PCI-PCI桥连器还与PCI接口相接；网络处理器及其支持电路通过命令总线分别与双数据传输模式SDRAM模块电路、4倍数据速率SRAM模块电路相接，双数据传输模式SDRAM模块电路、4倍数据速率SRAM模块电路分别通过PCI拉总线与PCI模块中的网络桥连器、PCI通用接口卡相接，网络桥连器还与以太网接口相接；网络处理器及其支持电路通过电源与地线分别接系统上电控制和检测模块和电源供电模块；时钟、复位、中断电路及JTAG调试模块中的只读存储器与复杂可编程逻辑电路相接，复杂可编程逻辑电路还与网络处理器及其支持电路相接；所述I/O扩展通信模块包括：MAC电路、物理层电路、配置电路、系统控制检测电路、复位电路，I/O扩展通信模块是最小网络处理器平台模块的外围接口部分，受最小网络处理器平台模块的控制；网络处理器及其支持电路分别通过串行总线接口与MAC电路相接、通过内部集成电路总线与系统控制检测电路相接、通过慢速端口与配置电路相接、通过信号线与复位电路相接，MAC电路还与物理层电路相接；所述软件系统模块包括：数据包接收模块、数据包传送模块、队列管理模块、调度模块、协议处理模块、堆栈驱动模块和X接口模块，模块与模块之间通过可擦除环连接在一起；该模块运行在最小网络处理器平台硬件模块之上，通过网络处理器及其支持电路对最小网络处理器平台硬件模块和I/O扩展通信模块进行控制。所述的时钟、复位、中断电路及JTAG调试模块中的JTAG调试接口与外部主机相连。

本发明的软件系统模块中，数据包接收模块从移动互连网络的分组域链路上接收数据包，进行以太网解封装和分类，在该模块中根据IP头进行判断是通用路由封装协议数据包还是用户数据包协议的数据包，其它类型的数据包则直接发送到数据包传送模块做丢弃处理；如果是用户数据包协议的数据包和通用路由封装协议数据包，则交给协议处理模块处理。

软件系统模块中，协议处理模块如果收到的是用户数据包协议的数据包，则根据端口号来判断是A11信令、还是X接口命令，如果是X接口的数据，则交给X接口模块处理，最后交给数据包传送模块发送出去；如果是A11信令，则协议处理模块继续处理。

软件系统模块中，协议处理模块接收的如果是通用路由封装协议数据包，则获取相应的关键字和序列号，再根据关键字和序列号连接通用路由封装协议数据包，然后反转义存入到动态随机存储器中，最终的数据包将传输到数据包传送模块，所有通过数据包传送模块的数据包都要传给队列管理模块在调度模块的基础上传给控制中心。

软件系统模块中，在X接口模块中接收并记录X1接口发送的被控对象；事件信息向X2端口发送；数据信息向X3端口发送。

软件系统模块中，所述的协议处理模块分为两个部分：慢速通道的数据处理和快速通道的数据处理，该模块将协议分析和转换工作放在快速通道上处理，即：网络处理器的微引擎上处理，而将队列管理模块、调度模块等模块安放在慢速通道，即：网络处理器的核上处理，可以有效提高数据的处理能力。

有益效果：本发明通过研究移动互联网络的体系结构，确定了内容监管系统获取移动分组数据包的方法和技术。根据相关接口协议和数据封包协议确定了本设备的设计方案和实现方法。该设备的实施为在移动通信网络中实现内容监管提供了方法。该设备的实施是信息安全技术在移动通信网络中的一个重要应用，对于保护移动通信网络和国家的安全将起到及其重要的作用。其主要创新点体现在：

(1)将信息安全技术和内容监管技术结合在一起应用于移动网络分组数据包的拦截与分析。在移动互联网络中，能够进行分组数据包的特定内容提取和信息源的追溯。

(2)自主设计IXP2400网络处理器硬件平台，CDMA2000移动互联网分组数据报的拦截和获取。

(3)在IXP2400网络处理器硬件平台上开发内容监管软件系统，提高对分组数据报的处理能力。

(4)内容监管系统采用分布式管理，利用X接口实现安全管理和控制。

(5)该系统与PDSN的商用系统均采用IXP2400硬件平台，因此具有很好的移植性，为项目的产业化扫清了障碍。

系统采用高性能IXP2400网络处理器作为硬件平台的核心处理器，对网络上的数据包进行截获和处理，并最终组装成满足X警用接口(《2GHz cdma2000数字蜂窝移动通信系统警用接口技术要求》)的数据包，满足不同监管用户的需求。此外，本发明还遵循了3GPP系列标准，提供了可扩展、灵活的接口，方便以后版本升级，因此有非常好的应用前景。

附图说明

图1移动互联网内容监管设备系统框图，

图24倍数据速率模块电路1.3示意图，

图3系统上电控制和检测模块1.6原理图，

图4时钟、复位、中断电路及JTAG调试模块电路1.7的原理图，

图5MAC电路2.1的原理图，

图6配置电路2.3原理图，

图7系统控制检测电路2.4原理图，

图8软件系统模块3框图。

以上的图中有：最小网络处理器平台硬件模块1、I/O扩展通信模块2、软件系统模块3；IXP2400网络处理器及其支持电路1.1、双数据传输模式SDRAM模块电路1.2、4倍数据速率SRAM模块电路1.3、PCI模块电路1.4、电源供电模块电路1.5、系统上电控制和检测电路1.6、时钟和时钟、复位、中断电路及JTAG调试模块电路组成1.7，网络桥连器1.4.1和PCI通用接口卡1.4.2；MAC电路2.1、物理层电路2.2、配置电路2.3、系统控制检测电路2.4、复位电路2.5；数据包接收模块3.1、数据包传送模块3.2、队列管理模块3.3、调度模块3.4、协议处理模块3.5、堆栈驱动模块3.6和X接口模块3.7。

具体实施方式

以下结合附图，对本发明设备各个模块的结构和流程进行详细说明。

如图1所示，移动互联网内容监管设备的硬件部分主要由两个独立的部分组成，即：最小网络处理器平台硬件模块1和I/O扩展通信模块2。最小网络处理器平台硬件模块1主要由网络处理器及其支持电路1.1、双数据传输模式SDRAM模块电路1.2、4倍数据速率SRAM模块电路1.3、PCI模块电路1.4、电源供电模块电路1.5、系统上电控制和检测模块电路1.6和时钟、复位、中断电路及JTAG调试模块电路1.7组成。I/O扩展通信模块2主要由MAC电路2.1、物理层电路2.2、配置电路2.3、系统控制检测电路2.4组成。而系统软件模块3主要由数据包接收模块3.1、数据包传送模块3.2、队列管理模块3.3、调度模块3.4、协议处理模块3.5、堆栈驱动模块3.6和X接口模块3.7组成。

最小网络处理器平台模块1和I/O扩展通信模块2共同构成监管设备的硬件部分，软件系统模块3构成监管设备的软件部分；网络处理器及其支持电路1.1通过PCI推总线与PCI模块1.4中的PCI-PCI桥连器1.4.1相接，PCI-PCI桥连器1.4.1还与PCI接口1.4.5相接；网络处理器及其支持电路1.1通过命令总线分别与双数据传输模式SDRAM模块电路1.2、4倍数据速率SRAM模块电路1.3相接，双数据传输模式SDRAM模块电路1.2、4倍数据速率SRAM模块电路1.3分别通过PCI拉总线与PCI模块1.4中的网络桥连器1.4.1、PCI通用接口卡1.4.2相接，网络桥连器1.4.1还与以太网接口1.4.3相接；网络处理器及其支持电路1.1通过电源与地线分别接系统上电控制和检测模块1.6和电源供电模块1.5；时钟、复位、中断电路及JTAG调试模块1.7中的只读存储器1.7.1与复杂可编程逻辑电路1.7.2相接，复杂可编程逻辑电路1.7.2还与网络处理器及其支持电路1.1相接；所述I/O扩展通信模块2中，I/O扩展通信模块2是最小网络处理器平台模块的外围接口部分，受最小网络处理器平台模块1的控制；网络处理器及其支持电路1.1分别通过串行总线接口与MAC电路2.1相接、通过内部集成电路总线与系统控制检测电路2.4相接、通过慢速端口与配置电路2.3相接、通过信号线与复位电路2.5相接，MAC电路2.1还与物理层电路2.2相接；所述软件系统模块3中，模块与模块之间通过可擦除环连接在一起；该模块运行在最小网络处理器平台硬件模块1之上，通过网络处理器及其支持电路1.1对最小网络处理器平台硬件模块1和I/O扩展通信模块2进行控制。

所述的时钟、复位、中断电路及JTAG调试模块1.7中的JTAG调试接口与外部主机相连。所述最小网络处理器平台硬件模块1中，双数据传输模式SDRAM模块电路1.2采用Samsung公司的“K7R320982M-FC20”芯片，而4倍数据速率SRAM模块电路1.3采用Samsung公司的“DDR SDRAM Unbuffered Module”芯片，网络处理器为“Intel IXP2400”模块。I/O扩展通信模块中，MAC电路2.1采用10/100/1000Mbps全双工或自适应端口。

1、最小网络处理器平台硬件模块1

(1)最小网络处理器平台硬件模块1主要是网络处理器IXP2400及其支持电路1.1，包括1个XScale核和8个MEv2(微引擎)。XScale核作为IXP2400集成的高性能，低功耗，23-bit的嵌入式RISC处理器，工作频率为400或600MHz。XScale core集成了32-Kbyte的指令缓存，32-Kbyte的数据缓存及2-Kbyte的mini data cache SRAM。8个MEv2，工作频率为400或600MHz。每个微引擎集成了640×32-bit的local memory，每个微引擎可以运行四个或八个线程(thread)。微引擎之间可以通过Next Neighbor bus相连。每个微引擎具有4K-instructioncontrol store。XScale core和ME一起为整个系统功能的实现提供的强大的数据处理和分析能力。NPU核心模块位于IXP2400的内部，对外连接通过IXP2400的各外围模块。

(2)双数据传输模式SDRAM模块电路1.2主要由IXP2400的双数据传输模式SDRAM接口和DDR333(PC2700)512MB Module组成。DRAM存储器为单板提供支持网络处理器存储—转发处理。IXP2400集成了工业标准的双数据传输模式SDRAM存储器接口。峰值带宽可达2.4GB/s。当IXP2400工作在600MHz时，时钟速率支持100，150MHz。此时内部总线频率为300MHz，DRAM频率为300MTS(clock ratio为1:1时)和200MTS(clock ratio为3:2时)。支持Error correction code(ECC)，因此DRAM通道是64bit通道(带ECC时，72bit)。DRAM寻址范围为2G，支持ECC(Error Correcting Code)，使用ECC需要x72DIMM，禁用ECC则可以使用x64DIMM。对DRAM的读写由ME，XScale核和PCI总线主设备产生。他们通过Command Bus(命令总线)，Push(推总线)和Pull Bus(拉总线)与控制器连接。通过使用硬件控制器交织机制扩展不同bank上的连续地址。支持的设备需具有4个bank。

(3)4倍数据速率SRAM(QDR SRAM)模块电路1.3主要由IXP2400的4倍数据速率SRAM接口和4片36Mb QDR II SRAM 2芯片组成，总存储容量16MB。SRAM存储器主要用于支持查表以及协助处理如CAM/TCAM这样的操作。

IXP2400集成了2个工业标准的32位4倍数据速率SRAM接口。每个SRAM通道的峰值带宽可达1.6GB/S。IXP2400工作在600MHz时，时钟速率运行在108.，158.，或208.MHz。硬件支持链接列表和环操作。支持原子位操作和原子算术操作。SRAM控制器支持管道4倍数据速率(pipelined QDR)和4倍数据速率II(QDRII)同步静态RAM。SRAM宽度32位，即一次读写四字节(双时钟沿，每次两字节)，四个字节的每个字节都有一个校验位。4倍数据速率SRAM II支持时钟可高达200MHz。IXP2400的SRAM 1通道用于连接36Mb的4倍数据速率SRAM。SRAM 0通道作为4倍数据速率SRAM接口可连接4倍数据速率协处理器接口单板。接口遵循LA-1协议，其读写传输时序与4倍数据速率SRAM时序相同。

对SRAM的读写可由ME，Intel XScale核和PCI Bus发起，通过CommandBuses，Push和Pull Buses连接到SRAM控制器。SRAM接口使用HSTL信号电平。SRAM接口有24个地址管脚支持最大容量64MB的SRAM。SRAM控制器可以直接产生多端口使能，用于容量扩展。两对管脚专用于端口使能。如果地址管脚有多余，地址管脚(23:18)可配置成地址或端口使能。

(4)PCI模块电路1.4由IXP2400PCI接口，21555PCI/PCI非透明桥连器(1.4.1)，21154PCI/PCI透明桥连器(1.4.2)和PMC(PCI通用接口卡)组成。为系统提供百兆网口和与后台连接接口。IXP2400支持PCI Bus 2.2，64位，66MHz。21555PCI-PCI非透明桥连器连接IXP2400的PCI接口。21154PCI-PCI透明桥连器连接IXP2400的PCI接口和以太网网卡设备的PCI接口和其他PCI扩展接口。以21154PCI/PCI透明桥连器为界，将PCI总线分为PPCI(Primary PCI)和SPCI(Secondary PCI)。PPCI是64-bit，66MHz的PCI总线，连接IXP2400的PCI接口，21555的Secondary Side以及21154的Primary side。SPCI是32-bit，33MHz的PCI总线，主要连接21154的Secondary端。

(5)电源供电模块电路1.5主要由DC-DC转换芯片组成，为整个系统提供直流供电。供电由Switching Power公司的AC to DC电源提供。该电源输入100V到240V AC，输出3.3V(DC)，2.5V DC(40A)，5V DC(12A)和12V DC(4A)。

3.3V和2.5V直接用于主供电，12V经过变压生成3.3V辅助电压(使用ADP3309ART-3.3)。

1.3V，1.5V和1.8V均由3.3V做DC/DC变换而得。使用芯片ADP3171JR。

1.25V和0.75V也由3.3V经降压而得。使用芯片TPS54672PWP。

(6)系统上电控制和监测模块1.6对供电顺序进行控制，系统正常运作后监视电压和温度，处理异常状况。以ADuC812为核心的上电控制和监控模块，主要完成以下功能：

■确保系统上电和掉电时的供电顺序。

■连续检测3.3V，2.5V等各类工作电压。

■连续监测NPU的温度。

■如果电压或温度超出软范围(out of soft limits)，通知NPU。

■如果电压或温度超出硬范围(out of hard limits)，自行关闭所有供电。

ADuC812需要3.3V@16mA供电。通过固定3.3V输出的线性电压转换器，ADM663AAR供电(VDD_3.3V_AUX)。

(7)时钟、复位、中断电路及JTAG调试模块1.7为系统提供时钟，提供系统时钟复位信号，同时还可为系统提供JTAG调试支持。

系统时钟源为网络处理器的系统时钟(System clock)输入。该时钟由ICS8430产生。ICS8430通过25MHz的晶振产生原始时钟，通过倍频和分频最终产生100MHz的系统时钟。

网络处理器对输入的系统时钟变换至所需要的各种频率，如主工作频率，存储器工作频率和其他接口频率。

系统复位电路采用分层设计。可以完成上电自动复位和人工手动复位。

系统中断电路通过CPLD将各种中断信号映射成同一中断信号给NPU处理。NPU通过SlowPort读取CPLD中的中断号获知中断类型。

网络处理器连接28.pin的IDC连接器，作为JTAG调试接口。

2、I/O扩展通信模块2

I/O扩展通信模块2主要由MAC电路2.1、物理层电路2.2、电源供电模块电路2.3和系统控制检测电路2.4组成。

(1)MAC电路2.1主要由Intel IXF1104组成。IXF1104提供了到四个独立10/100/1000Mbps全双工或10/100Mbps半双工的端口，支持串行通用接口3接口协议。每个端口都要选择以下3个PHY接口：

·光纤接口

·吉比特媒体独立接口(GMII)

·简化的吉比特媒体独立接口(RGMII)。

铜介质接口采用吉比特媒体独立接口和简化的吉比特媒体独立接口，简化的吉比特媒体独立接口可以减少物理接口管脚数。光纤接口在每个端口采用一个内部的串行/并行器(SerDes)。串行/并行器功能减少了系统容量需要和系统消耗。

串行通用接口3允许IXF1104MAC模块连接高层的网络处理器或是交换结构设备，允许来自于网络处理器或是交换结构设备的数据流传输到IXF1104，允许来自IXF1104的数据流传到网络处理器或是交换结构设备。

串行通用接口接口支持以下两种模式操作：

·媒介物理层(MPHY)或32位模式(一个32位数据总线)

·SPHY或是4×8bit模式(四个独立的8-bit数据总线)

当MPHY模式下，工作在最大频率为133MHz，或是SPHY模式下，工作在最大频率125MHz时IXF1104定义传输数据速率达到4.256Gbps。

MPHY操作模式下，IXF1104的串行通用接口接口只有一个独立的32-bit数据总线，总线接口是点对点的，一个输入对应一个输出负载。

(2)物理层电路2.2主要采用CLS8204芯片，CLS8204提供一个4端口的10/100/1000BASE-T的PHY兼容IEEE 802.3(10BASE-T)，802.3u(100BASE-TX)以及802.3ab(1000BASE-T)；支持工业标准GMII和TBI；管脚和电源有效的RGMII(Reduced GMII)和RTBI(Reduced TBI)的可选支持；对RGMII和RTBI支持3.3V I/O；无适应的1000BASE-T PHYs的自动探测和修正。

(3)配置电路2.3的复杂可编程逻辑电路(CPLD)(XC95288XL)16个功能模块，工作电压是3.3V。3个全局时钟Global Clocks，分别是SP_CLK(I03_10/GCK1，30)，NC(I03_14/GCK2，32)，SP_ACK#(I05_8/GCK3，38)，时钟均与MICTOR114连接；全局复位信号Global Set/Reset：PCI_RST#；JTAG管脚有TDI，TMS，TCK，TDO(串连一个30.1的电阻)。

上电特点：上电期间，每个设备都使用一个内部电路保持设备在V_CCINT供压稳定前处于静止状态。这段时间，所有的设备管脚和JTAG管脚都不使能，所有设备的输出无效。当提供的电压达到稳定，所有的用户寄存器开始初始化，设备也立即可以运行。

(4)系统控制检测电路2.4对系统上电顺序控制，为单板提供时钟信号和时钟复位信号，为系统提供JTAG调试。单板时钟由ICS8705BY产生，ICS8705BY通过66.666MHz的晶振产生原始时钟，通过倍频和分频最终产生系统时钟。

(5)复位电路2.5的核心器件是ADM811SART，它可以监控3V，3.3V，5V的电压。完成自动复位和手动复位功能。系统JTAG调试接口主要器件是一个18.pin的JTAG SCAN connector，将各个器件连接成一个扫描链(SCAN chain)。NM24C03是一个2KBit标准2线总线接口串行EEPROM，遵循I2C(内部集成电路总线)协议。

软件系统模块3的软件架构主要包括两部分：运行在Intel IXP2400上的核模块和运行在微引擎上的微模块，主要包括数据包接收模块3.1、数据包传送模块3.2、队列管理模块3.3、调度模块3.4、协议处理模块3.5、堆栈驱动模块3.6和X接口模块3.7。

软件系统模块3中，数据包接收模块3.1从移动互连网络的分组域链路上接收数据包，进行以太网解封装和分类，在该模块中根据IP头进行判断是通用路由封装协议数据包还是用户数据包协议的数据包，其它类型的数据包则直接发送到数据包传送模块3.2做丢弃处理；如果是用户数据包协议的数据包和通用路由封装协议数据包，则交给协议处理模块3.5处理。软件系统模块3中，协议处理模块3.5如果收到的是用户数据包协议的数据包，则根据端口号来判断是A11信令、还是X接口命令，如果是X接口的数据，则交给X接口模块3.7处理，最后交给数据包传送模块3.2发送出去；如果是A11信令，则协议处理模块3.5继续处理。软件系统模块3中，协议处理模块3.5接收的如果是通用路由封装协议数据包，则获取相应的关键字和序列号，再根据关键字和序列号连接通用路由封装协议数据包，然后反转义存入到动态随机存储器中，最终的数据包将传输到数据包传送模块3.2，所有通过数据包传送模块3.2的数据包都要传给队列管理模块3.3在调度模块3.4的基础上传给控制中心。软件系统模块3中，在X接口模块3.7中接收并记录X1接口发送的被控对象；事件信息向X2端口发送；数据信息向X3端口发送。软件系统模块3中，所述的协议处理模块3.5分为两个部分：慢速通道的数据处理和快速通道的数据处理，该模块将协议分析和转换工作放在快速通道上处理，即：网络处理器的微引擎上处理，而将队列管理模块、调度模块等模块安放在慢速通道，即：网络处理器的核上处理，可以有效提高数据的处理能力。

其数据的流程如下：

微模块中数据包接收模块3.1从移动互连网络的分组域链路上接收数据包，进行以太网解封装和分类，在该模块中根据IP头进行判断是通用路由协议封装(GRE)数据包还是UDP数据包，其它类型的数据包(如地址解析协议(ARP)、端对端协议(PPP)等)暂做丢弃处理。如果是UDP，再根据端口号来判断是A11信令、配置命令、还是X接口命令(也即是X1/X2/X3)。然后根据其不同的分类传给不同的模块进行处理，处理完的数据包发送到X接口模块中，在该模块中接收并记录X1接口发送的被控对象(如IMSI号)；按被控对象的要求过滤数据；事件信息向X2端口发送；数据信息向X3端口发送。如果是通用路由协议封装数据包，则获取相应的关键字(KEY)和序列号(Sequence No)。然后向后传至协议处理模块，在该模块中主要是根据关键字和序列号连接通用路由协议封装数据包，再反转义存入到DRAM中，反转义过的数据包(端对端协议包)后传到协议处理模块中端对端协议处理单元，最终的数据包将传输到X接口模块。所有通过X接口模块的数据包都要传给队列管理模块在队列调度的基础上传给控制中心，再做进一步的处理。

各功能模块在Xscale核中的实现及其功能：

(1)包接收模块3.1，该模块实现了以下功能：配置并初始化数据包接收微模块，接收微模块中接收地址解析协议和其它异常数据包，通过PCI总线把地址解析协议数据包发送到以太网RX核模块，把其他异常数据包发送到另外一个用户定义的输出核模块。

(2)数据包传送模块3.2为以太网接口完成了发送功能，以太网TX核模块假设所有的以太网接口解之相关的配置APIs，比如允许和废除以太网接口，都由以太网数据包接收核模块提供。以太网数据包接收核模块在以太网TX核模块初始化之前，初次被系统应用程序初始化。以太网介质端口的初始化也同样由以太网数据包接收核模块完成。

(3)队列管理模块3.3完成以下的函数：为队列管理核模块进行配置，把从

核模块到微模块集中起来的包进行排队，处理为本地端口的包队列，以防切换结构不支持回环，在应用中有两个最常见的队列管理核模块，一个用来处理输入，一个用来处理输出。在大多数情况下，处理输入的队列管理核模块负责接包并把它们排成队列后发送给CSIX媒体切换结构，而处理输出的队列管理核模块主要负责排包并把它们发送给ATM，POS和以太网等媒体。有两种队列管理微模块，它们分别是基于单元的和基于包的。

(4)调度模块3.4中核模块的安排程序初始化并配置了它的相关的微程序。在一种典型状态下，这里有两个核模块的安排程序——CSIX安排了开始入口程序，Packet开始了出口程序。入口程序配置了基于CSIX核模块的算法，并被称为CSIX核模块。出口程序配置了出口程序的微程序的算法，并被称为Packet核模块。CSIX和Packet程序核模块有下列常用功能：作为一个标准核模块开始并配置它自己，读配置信息。CSIX程序同样有下列功能：CSIX程序创立了共享记忆的阵列，入口的数目现为1024，入口的数目可以通过系统的设计而被改造，通过基本地址搜寻CSIX程序。Packet程序同样有下列功能：Packet核模块创建了共享记忆，通过基本地址搜寻出口打包程序，程序核模块不接收任何其他的核模块的程序。

(5)协议处理模块3.5主要实现了以下几个功能：对前置机处理微模块进行初始化配置，通过X接口实现对被控号码(类型包括MDN、IMSI、ESN、ISDN和NAI)所有话务和非话务活动的实时跟踪和监听，处理端对端协议命令包，保证FPGA与微模块之间的通信，完成RFC1812的检查。

(6)堆栈驱动模块3.6主要描述IXP2400网络程序的核模块的设计。堆栈驱动器提供了IXASDK和本地TCP/IP堆栈的接口。堆栈驱动器同样提供了传输和基本的接口配置，但它并不处理升级。

(7)X接口模块3.7的目的是处理与前置机之间的连接和信息交互，设定被控目标参数和范围，并获得被控目标的通信信息。同时保证分析器和前置机之间通信的保密性。X警用接口的实现包括X1、X2和X3接口。X1接口是警用接口的信令接口，实现对被控目标的设定、取消和查询等操作，并维护X2和X3接口。X2接口是用于上报被控目标的活动事件和告警消息的业务接口。X3接口是用于上报被控目标的通信内容的业务接口。

各功能模块在微引擎中的实现及其功能：

(1)数据包接收模块3.1负责将来自于网络接口的数据包t接受、重组得到完整的数据包。数据包接收模块3.1将数据包从RBUF移入DRAM Buffer，顺序存储重组得到完整的数据包，并创建元数据(Metadata)写入SRAM或可擦除环(Scratch环)。对于某些比较大数据包，将整个数据包存储在多个DRAM缓存(DRAM Buffer)中，这些Buffer连接在一起形成一个链表，将缓存句柄(Bufferhandle)指向第一个DRAM缓存和最后一个DRAM缓存，缓存句柄通过可擦除环(Scratch环)传递给下一级的数据包处理模块。

(2)数据包传送模块3.2，IXP2400支持3种发送模式：SPHY、MPHY-4、MPHY-16。在SPHY模式中，32位的通道划分为4个8位的通道。在SPHY 1*32模式中，因为只有一个端口，故不存在对头拥塞的问题。在MPHY-4和SPHY4*8模式中，通过给每个端口分配两个线程和单独的可擦除环用于队列管理模块3.3与数据包传送模块3.2之间的通信，也可以避免对头拥塞现象。

(3)队列管理模块3.3单独运行在一个微引擎上，因此不需要分配循环(Dispatch Loop)。队列管理模块3.3负责对SRAM中的发送队列执行入队和出队操作。其中，入队请求是协议处理模块3.5通过可擦除环传递给队列管理模块3.3的，而出队请求则是调度模块3.4通过另一可擦除环传递给队列管理模块3.3的。队列管理模块3.3使用SRAM控制器中的Q队列(Q Array)单元对SRAM中的发送队列执行入队和出队操作。队列描述符存放在SRAM中，而最常用的16个队列进行密钥快速查询(CAM)查询，判断所需的队列描述符是否已缓存在Q队列中。若是，则密钥快速查询返回队列描述符所在的Q队列的地址编号，之后队列管理模块3.3利用Q队列中队列描述符进行入队/出队操作；否则，队列描述符返回一个LRU标号。然后，队列管理模块3.3将LRU对应的队列描述符写回SRAM，将所需的队列描述符读入缓存在Q队列中。之后，队列管理模块3.3再利用已经缓存在Q队列中的队列描述符进行入队/出队操作。对发送队列进行入队操作可能会导致发送队列放声状态转移，从“空”状态转到“非空”状态。此时，队列管理模块3.3将发送队列的状态转移信息通过NNR传递给调度模块3.4”的状态转移，此时，队列管理模块3.3也要将发送队列的状态转移信息通过NNR传递给调度模块3.4。为了确定发送队列的状态转移，队列管理模块3.3将发送队列中的数据包的计数值缓存在本地存储器(Local Memory)中。当进行入队操作时，将数据包的计数值加1；而当进行出队操作时将数据包的计数值减1。队列管理模块3.3通过检查发送队列中数据包的计数值就可以得到队列的状态转移信息。

(4)调度模块3.4在不同的端口之间采用WRR调度算法、在同一个端口的不同队列之间采用DRR调度算法。调度模块3.4运行在一个微引擎上，因此不需要分配循环，它基于数据包进行调度的，一次调度一个数据包。调度模块3.4最多可支持16个虚拟端口，在不同的端口之间采用WRR调度算法，这使得该模块可支持16*OC-3、4*OC-12、1*OC-48等不同的配置模式。对于每一个端口，可支持16个Qos类，每个类对应一个队列，因此，该模块可支持16*16＝256个队列，在同一个端口上的不同队列之间采用双数据传输模式调度算法。

(5)协议处理模块3.5主要功能是对从CDMA分组域中旁路出的分组数据包进行分类，判别处地址解析协议数据包、A11信令(UDP数据包)和A10数据(通用路由协议封装数据包)。地址解析协议数据包暂做丢弃处理，需要分析和截获的数据包只有A10和A11。