金字塔形的电容结构及其制造方法

摘要

本发明是有关于一种电容结构，具有一般为金字塔形或阶梯形的轮廓，以预防或减少介电层的崩溃。此电容结构包括一第一导电层、至少一介电层位于第一导电层上以及一第二导电层位于介电层上。介电层具有一第一面积。第二导电层具有一第二面积，第二面积小于介电层的第一面积。本发明还揭示一种制作电容结构的方法，可抵抗介电层的边缘崩溃。

说明书

技术领域

本发明涉及一种半导体元件及制造此元件的方法，特别是涉及一种在半导体元件中通常为金字塔形的电容结构，且具有较可抵抗边缘崩溃(EdgeBreakdown)的金字塔形的电容结构及其制造方法。

背景技术

在半导体集成电路的制造中，使用金属导体线路来内连线(Interconnect)半导体晶圆上的元件电路中的多个组成部分。在半导体晶圆上沉积金属导体线路图案所使用的一般制程包括：在硅晶圆基材上沉积一导电层；利用标准微影技术，以所需的金属导体线路图案形式，形成一光阻或其他罩幕，例如氧化钛或氧化硅；使晶圆基材进行一干式蚀刻制程，以从罩幕未覆盖的区域移除导电层，留下遮罩的导体线路图案形式的金属层；以及通常使用反应性电浆与氯气，来移除罩幕层，以暴露出金属导体线路的上表面。一般而言，由电性导通与电性绝缘的材料所组成的多层间隔层依序沉积于晶圆基材上，且晶圆上不同层的导电层可藉由绝缘层内的蚀刻孔或开口，彼此电性连接，并以铝、钨或其他金属填充上述的孔洞，以在导电层之间建立电性连接。

半导体元件业的目前趋势是在制作具有越来越高密度，而同时尺寸持续缩小的集成电路的半导体。这些目的是藉由在横向与纵向缩小电路特征的尺寸来达到。纵向的缩小需要将晶圆上闸极氧化层的厚度减少至一程度，此程度与电路特征在横向的缩小相对应。尽管在有些情况下，晶圆上较厚的闸极介电层有作用，例如可维持制作于晶圆上的元件电路与现今封装的集成电路间的操作电压的一致性，上述的集成电路间的操作电压是操作在一标准电压，但是，对半导体集成电路的制作中发展很快的小型/快速元件科技而言，极薄的闸极介电层会变得越来越必要。

在制造小型电子集成电路的领域中的持续发展，包括多层内连线的制造或分隔的导电层的制造，上述的导电层形成于一基材之上，可连接基材中不同的功能性元件与到集成电路的其他电性连结。内连线层与基材上的功能性元件间的电性连结是藉由贯通孔的内连线来达成，其是内连线层的导体与基材间的后置(Post-)或插塞状(Plug-like)纵向连接。集成电路常常具有五层或更多内连线层形成于基材之上。

在超大型集成电路(Very Large Scale Integration；VLSI)中，电容是常用的被动元件之一。电容经常整合在双载子(Bipolar)电晶体或互补式金氧半导体(Complementary Metal Oxide Semiconductor；CMOS)电晶体等主动元件之中。半导体元件中的电容通常有多晶硅-绝缘体-多晶硅(Polysilicon-insulator-polysilicon；PIP)、金属-绝缘体-硅(Metal-insulator-silicon；MIS)、金属-金属(Metal-insulator-metal；MIM)、以及金属-绝缘体-多晶硅(Metal-insulator-polysilicon；MIP)等形式。

图1是绘示习知的金属-绝缘体-多晶硅电容结构10。电容结构10包括一多晶硅层12、一第一介电层14位于多晶硅层12上、一第二介电层16位于第一介电层14上以及一金属层18位于第二介电层16上。如图1所示，第一介电层14与第二介电层16的面积与金属层18的面积相同。因此，第一介电层14与第二介电层16的边缘20与金属层18的边缘19齐平。如上所述，虽然元件可使用于几乎任何方向，但为方便说明，金属层18会视为位于电容结构10的最上方，而多晶硅层12位于底层。有了这个概念，“金字塔状”或“金字塔形”是指上层面积小于下层的结构。

电容结构10的电容值(C)是介电层薄膜面积(A)与介电层薄膜厚度(d)的函数，根据以下公式：C＝εA/d，其中，ε为所使用的材料的介电常数。电容结构10产生的电量(Q)与电容值(C)及电压(V)微分有关，根据公式：Q＝CV。所以，增加第一介电层14与第二介电层16的面积或减少第一介电层14与第二介电层16的厚度会对应地增加电容值，进而增加电容结构10的第一介电层14与第二介电层16产生的电量。

在第一介电层14与第二介电层16应用一电压时，在介电层的边缘20的电场22与在第一介电层14和第二介电层16的中央区域的电场的强度是不相同的。这造成了第一介电层14与第二介电层16在介电层的边缘20的崩溃，此会引起电容结构10的电性短路。在金属-绝缘体-多晶硅电容结构中，多晶硅表面的粗糙也会进一步地导致一层或多层介电层的崩溃。

一般公认的是，如果使介电层的面积大于金属层或多晶硅层的面积，以此方式来最佳化电容结构的轮廓，可以促进一电场的形成，其中，此电场实质地均匀分布在介电层的所有区域。这就可以防止或实质地减少电容结构的介电层边缘的崩溃。

由此可见，上述现有的电容结构在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决电容结构存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的电容结构，便成了当前业界极需改进的目标。

有鉴于上述现有的电容结构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的金字塔形的电容结构，能够改进一般现有的电容结构，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服现有的电容结构存在的缺陷，而提供一种新型结构的电容结构，所要解决的技术问题是使其提供一种新的金字塔形的电容结构，从而更加适于实用。

本发明的另一目的在于，提供一种新的制造电容结构的方法，使其具有一般为金字塔形或阶梯形的轮廓，以预防或实质地减少介电层的边缘崩溃的发生，上述的介电层是介于一金属层与一多晶硅层之间或介于两多晶硅层之间。

本发明的再一目的在于，提供一种新型结构的电容结构，所要解决的技术问题是使其具有一般为阶梯形的轮廓，以预防或实质地减少一层或多层介电层的边缘的崩溃。

本发明的还一目的在于，提供一种新型结构的电容结构，所要解决的技术问题是使其一电性绝缘的介电层夹于一导电层(例如金属导电层)与一多晶硅层之间，且此介电层的面积大于导电层的面积，此外，此介电层的上层面积小于下层面积，从而更加适于实用，且具有产业上的利用价值。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种电容结构，其包括一第一导电层，具有一第一面积；至少一介电层，位于该第一导电层上，该介电层具有一顶面积与一底面积，该底面积小于该第一导电层的该第一面积，该顶面积小于该底面积；以及一第二导电层，位于该介电层上，该第二导电层具有一第二面积，该第二面积小于该介电层的该顶面积。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的电容结构，其中大约二分之一的该介电层具有一面积实质相等于该底面积。

前述的电容结构，其中从该介电层的该底面积至该顶面积的过渡转换是瞬变(Abrupt)的。

前述的电容结构，其中从该介电层的该底面积至该顶面积的过渡转换是渐进式(Gradual)的。

前述的电容结构，其中形成一过渡区域的该介电层的一表面定义一平面，该平面与该底面所构成的角度小于约45°。

前述的电容结构，其中所述的第一导电层至少包括多晶硅，且该第二导电层至少包括金属。

前述的电容结构，其中所述的第二导电层至少包括多晶硅，且该第一导电层至少包括多晶硅。

前述的电容结构，其中所述的介电层至少包括一第一介电层位于该第一导电层上，以及一第二介电层位于该第一介电层上。

前述的电容结构，其中所述的第一介电层具有一面积实质相等于该底面积。

前述的电容结构，其中所述的第二介电层在与该第一介电层相连接处具有一面积实质相等于该底面积。

前述的电容结构，其中从该第二介电层的底面积至顶面积的过渡转换是瞬变的或渐进式的。

前述的电容结构，其中所述的第一介电层至少包括氧化硅，该第二介电层至少包括氮化硅。

前述的电容结构，其中所述的介电层至少包括一暴露的表面，该暴露的表面具有至少约0.1um的一宽度。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种制作一电容结构的方法，其包括以下工艺步骤：提供一第一导电层，该第一导电层具有一第一面积；提供至少一介电层于该第一导电层上；提供一第二导电层于该介电层上；图案化该第二导电层与该介电层至一第二面积；蚀刻该第二导电层至一第三面积，该第三面积小于该第二面积；以及蚀刻该介电层，以产生一过渡区域，其中该过渡区域包括从一顶面积至一底面积的过渡转换。

前述的电容结构制作方法，其中在该图案化步骤之后与该蚀刻步骤之前，更至少包括一表面处理步骤。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：

本发明提出一种集成电路元件中的新的金字塔形的电容结构。在一实施例中，金字塔形的金属-绝缘体-多晶硅电容结构具有一般为金字塔形的轮廓，且包括一多晶硅层位于至少一介电层的下方。一金属层位于至少一介电层上，且金属层具有一面积，此面积小于介电层的面积。在另一实施例中，金字塔形的多晶硅-绝缘体-多晶硅电容结构包括一第一多晶硅层位于至少一介电层的下方，与一第二多晶硅层位于至少一介电层之上。第二多晶硅层具有一面积，此面积小于至少一介电层的一面积。在任一实施例中，可整塑至少一介电层的形状，以使此介电层的上层面积小于下层面积，以进一步最佳化此电容。在这些实施例中，至少一介电层的边缘的特征在于，靠着产生于介电层的电场，来加强对物理性崩溃的抵抗。

本发明更提出一种制造金字塔形的电容结构的方法，可抵抗介电层的边缘崩溃。此方法包括提供一多晶硅层，接着，提供至少一介电层于上述的多晶硅层上。接下来，提供一金属层或第二多晶硅层于上述的介电层上。然后，提供一光阻层于上述的金属层或第二多晶硅层上。接着，干式蚀刻上述的金属层或第二多晶硅层，再进行去酯(Descumming)与洗净(Wet Rinsing)，以移除杂质。接下来，湿式蚀刻上述的金属层或第二多晶硅层，以使金属层或第二多晶硅层的面积小于至少一介电层的面积。接着，从金属层或第二多晶硅层上剥除光阻层。

经由上述可知，本发明是有关于一种电容结构，具有一般为金字塔形或阶梯形的轮廓，以预防或减少介电层的崩溃。此电容结构包括一第一导电层、至少一介电层位于第一导电层上以及一第二导电层位于介电层上。介电层具有一第一面积。第二导电层具有一第二面积，第二面积小于介电层的第一面积。本发明还揭示一种制作电容结构的方法。

借由上述技术方案，本发明金字塔形的电容结构至少具有下列优点：此电容结构提供一种新的金字塔形的电容结构；具有一般为金字塔形或阶梯形的轮廓，以预防或实质地减少介电层的边缘崩溃的发生；且此介电层的面积大于导电层的面积，此介电层的上层面积小于下层面积。

综上所述，本发明新颖的金字塔形的电容结构，可以防止或实质地减少电容结构的介电层边缘的崩溃。本发明具有上述诸多优点及实用价值，其不论在产品结构、制造方法或功能上皆有较大改进，在技术上有较大进步，并产生了好用及实用的效果，且较现有的电容结构具有增进的多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是习知的金属-绝缘体-多晶硅电容结构的侧视图。

图2是根据上述的美国专利申请案第11/074,523号的金字塔形电容结构的侧视图。

图3是图2中的金字塔形的电容结构的立体图。

图4是根据本发明一实施例的金字塔形电容的立体图。

图5是根据本发明另一实施例的金字塔形电容的立体图。

图6A-H是绘示图4与图5中的本发明实施例的金字塔形电容结构的制程结果侧视图。

图7是根据本发明另一实施例的制程结果侧视图。

图8是根据本发明另一实施例的制程结果侧视图。

10：电容结构                12：多品硅层

14：第一介电层              16：第二介电层

18：金属层                  19：边缘

20：边缘                    22：电场

30：电容结构                32：下导电层

34：下介电层                36：上介电层

38：上导电层                40：上表面

40a：暴露的表面             42：上表面

42a：暴露的表面             44：介电层边缘

49：电场                    50：电容结构

51：第一导电层              51a：暴露的表面

52：下介电层                52a：暴露的表面

53：上介电层                53a：暴露的表面

53b：平坦部分               53c：倾斜部分

53d：底部                   53e：顶部

54：第二导电层              60：电容结构

61：第一导电层              61a：暴露的表面

62：下介电层                62a：暴露的表面

63：上介电层                63a：暴露的表面

63b：较低部分               63c：较高部分

63d：阶梯                   64：第二导电层

70：电容结构                71：下导电层

72：下介电层                73：上介电层

73a：暴露的表面             73b：暴露的表面

74：上导电层                75：硼磷硅酸玻璃层

76：光阻层                  77：光阻层

78：绝缘层                  79：基材

80：电容结构                81：下导电层

82：下介电层                83：上介电层

84：上导电层                85：硼磷硅酸玻璃层

90：电容结构                91：下导电层

92：下介电层                93：上介电层

94：上导电层                95：硼磷硅酸玻璃层

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的金字塔形的电容结构其具体实施方式、结构、制造方法、步骤、特征及其功效，详细说明如后。

通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

本发明提出一种具有一般为金字塔形轮廓的电容结构。此电容结构包括一下导电层、一上导电层、以及至少一介电层介于下导电层与上导电层之间。介电层的表面积大于上导电层的表面积。由大面积至小面积的过渡转换可以为阶梯式(Stepped)或渐进式(Gradual)，或单一元件中可使用上述两种形式。这透露出上述的电容结构为一金字塔形轮廓，并可促进一分布于介电层的均匀电场的建立，以在电容结构的使用期中，防止或减少介电层边缘的崩溃。

为了方便说明，电容结构中不同组成元件(或不同层)定位于图示中时，在此使用“上”与“下”的字汇，来描述电容结构中不同组成元件(或不同层)彼此间的关系。可以了解的是，以此方式描述的组成元件在半导体元件中不需彼此以垂直隔开方式摆放，而以符合半导体元件中的电容结构的功能需求的方式摆放即可。

如上所说明的，电容的组成元件的“面积”是指从上视或下视，此电容的组成元件在一特定水平高度的区域面积。除非另外提及，否则此区域会视为在与晶圆表面实质平行的一平面上。当然，组成元件(例如，一介电层)的面积不需从上层到下层都一致。组成元件的过渡区域是指组成元件的面积由顶部至底部产生改变。在有些例子中，过渡区域会包括二个或更多组成元件。

请参阅图2与图3所示，其是根据上述的美国专利申请案第11/074,523号的金字塔形电容结构，一般标以参考数字30。电容结构30包括一下导电层32，其通常为多晶硅。至少一介电层位于下导电层32的上表面40。在图2与图3中的电容结构3 0的实施例中，下介电层34位于下导电层32的上表面40上，上介电层36位于下介电层34之上。下介电层34例如可以为氧化硅，且厚度一般为约100至800埃。上介电层36例如可以为氮化硅，且厚度一般为约100至800埃。值得注意的是，图示并未按照比例绘示，且除非另外说明，否则各组成元件的相对尺寸可变动。

上导电层38位于上介电层36的上表面42上。电容结构30例如可以为一金属-绝缘体-多晶硅电容结构，其中，上导电层38为一金属，例如可为铜。此外，电容结构30例如可以为一多晶硅-绝缘体-多晶硅电容结构，其中，上导电层38为一多晶硅。

下导电层32的上表面40具有一面积，此面积大于各下介电层34与上介电层36的面积(在此图中，下介电层34与上介电层36的面积相同)。因此，下导电层32的上表面40包括一暴露的表面40a，从下介电层34与上介电层36的边缘延伸，如图3所示。相似地，上介电层36的上表面42具有一面积，此面积大于上导电层38的面积。因此，上介电层36的上表面42包括一暴露的表面42a，从上导电层38的底部边缘延伸。如图2所示，上介电层36的暴露的表面42a具有一宽度X1，此宽度一般为至少约0.1um(1000埃)。

如图2所示，在下导电层32与上导电层38应用一电压，以在下介电层34与上介电层36形成一电位能，这便建立了一电场49。因为上介电层36上的暴露的表面42a，电场49的大小在下介电层34与上介电层36的所有区域会实质相等。这便可避免或实质地减少在电容结构30的使用期中，下介电层34及/或上介电层36的介电层边缘44的崩溃。

然而，现在发现可藉由整塑一介电层(或多层介电层)的形状，来使介电层的上层面积小于下层面积，以进一步达到电容结构最佳化。图4是根据本发明一实施例的金字塔形电容结构的透视图。请注意，图4的金字塔形电容结构与图3的结构类似，不同的地方在于介电层的形成，特别是上介电层。在图4的实施例中，一第一导电层51典型是由多晶硅所形成。一下介电层52形成于第一导电层51上，且下介电层52的面积小于第一导电层51的面积，故产生第一导电层51的暴露的表面51a。类似地，一上介电层53形成于下介电层52上，且上介电层53的面积小于下介电层52的面积，故产生下介电层52的暴露的表面52a。

与上介电层36的上下面积相等的状况不同，电容结构50的上介电层53的底部53d的面积较大，顶部53e的面积较小。大约从底部至顶部二分之一厚度的地方，上介电层53开始逐渐缩小面积，以使上介电层53的顶部53e的面积小于上介电层53的底部53d的面积。上介电层53面积改变的部分在此称为过渡区域。一第二导电层54(例如，金属导电层)形成于上介电层53之上。第二导电层54小于上介电层53，故产生一暴露的表面53a。在此实施例中，暴露的表面53a包括一平坦部分53b与一倾斜部分53c，平坦部分53b大约平行于暴露的表面51a与暴露的表面52a。暴露的表面53a的倾斜部分53c定义了上介电层53的过渡区域。

在图4的实施例中，过渡区域包括约二分之一厚度的上介电层53，但亦可包括更多一些或更少一点。事实上，过渡区域可开始于过渡层内任一高度。同样地，过渡区域亦可停止于达到该层的顶部之前。在另一实施例中(未绘示)，可能在一层中有超过一个的过渡区域，以固定面积分隔不同的过渡区域。过渡区域的斜率不需要维持不变(除非明确地声明)，或电容结构的各侧也不需要相同。

如图4所绘示的上介电层53的过渡区域所发生的改变是渐进式的，也可以是瞬变的。图5是根据本发明另一实施例的金字塔形电容结构60的透视图。本结构有些特征与图4相同，并使用类似的元件标号。上介电层63与下介电层62分隔开第一导电层61与第二导电层64。然而，在图5的实施例中，上介电层63在阶梯63d处形成一瞬变过渡区域，这将暴露的表面63a分为一较低部分63b与一较高部分63c。在此实施例中，暴露的表面63a的各部分平行或实质平行于晶圆的表面以及暴露的表面61a与暴露的表面62a。

在又一实施例中(未绘示)，暴露的表面62a可具有一小的斜率，使暴露的表面62a的外围略低于上介电层63的外围。在再一实施例中(亦未绘示)，可具有超过一个的过渡区域。然而，在这些实施例中，电容结构60的介电部分的最小面积都会大于上方的第二导电层64与下方的第一导电层61的面积。

在图6A-H中，是制造电容结构70的制程。除非另外提及，否则本制程可由熟习此技艺者所知的习知沉积与蚀刻技术来实现。如图6A所示，在此实施例中，电容结构70形成于一基材79上，藉由一绝缘层78分隔。基材79例如可以为半导体材料、玻璃、主体硅或绝缘层上有硅(SOI)。绝缘层78例如可以为氧化硅、磷掺杂的氧化硅、硼掺杂的氧化硅、低介电常数k的介电材料、氟掺杂的硅玻璃(Fluorine-doped Silicate Glass；FSG)或碳掺杂的氧化硅。为了方便说明，基材79与绝缘层78绘示于图6A，但从图6B至图8省略。

电容结构70的制造开始于提供一下导电层71，下导电层71是作为电容的下电极。下导电层71典型为多晶硅材料，但亦可以为金属，例如铝或铜，或为金属氮化物，或为这些(或其他)材料的组合。再如图6A所示，下介电层72形成于下导电层71之上，下介电层72典型为氧化硅。下介电层72的厚度约250埃较佳。

如图6B所示，上介电层73形成于下介电层72之上。上介电层73典型为氮化硅，且厚度典型约320埃。现可根据本发明一实施例来制作上介电层73与下介电层72，并以一导电层覆盖其上，以形成一金字塔形电容。这制程会更详尽说明于下。

在绘示的实施例中，制程持续进行。接着，藉由例如电浆或气相沈积制程，沈积一硼磷硅酸玻璃层(Borophosphosilicate Glass；BPSG)75。接着，利用习知的技术，沈积与图案化一光阻层76。图6C绘示此阶段的制程。接下来，使用干式蚀刻，来部分移除硼磷硅酸玻璃层7 5未被图案化的光阻层76保护的部分，如图6D所示。

根据本发明，接着进行去酯制程，再进行洗净。湿式蚀刻步骤随后移除硼磷硅酸玻璃层75剩余不要的部分，如图6E所绘示(其绘示剥除光阻层76后的制程)。

上导电层74接着形成于上介电层73之上，如图6F所示，上导电层74是作为电容的上电极。在电容结构70为金属-绝缘体-多晶硅电容的实施例中，上导电层74为一金属，例如可为铜或铝。在电容结构70为多晶硅-绝缘体-多晶硅电容的实施例中，上导电层74为多晶硅。上导电层74亦可以为金属氮化物或这些(或其他)材料的组合。

再如图6F所示，形成并图案化光阻层77于上导电层74之上。光阻层77定义上导电层74在此阶段的制程中的一需求的宽度。接着，如图4E所示，根据图案化光阻层77所定义的尺寸，进行一金属干式蚀刻制程，以蚀刻上导电层74、上介电层73以及下介电层72。此阶段的制程绘示于图6G。

在此时的制程中，进行一表面处理步骤，例如一洗净步骤(例如，一去离子水洗净步骤)或一稀释的氢氟酸(Hydrofluoric Acid；HF)浸洗步骤(或上述两者)，以移除剩余的多晶硅(或其他)产物。接着进行一金属湿式或干式蚀刻步骤，以蚀刻上导电层74的侧面，露出上介电层73的暴露的表面7 3a。如图6H中可看到的，在此实施例中，暴露的表面73a为实质水平，并具有一宽度X2，且其距上介电层73的顶部73b的高度为Y2。暴露的表面73a的宽度X2典型为至少约0.1um(1000埃)。高度Y2典型为小于约200埃，较佳是小于约100埃。约一分钟的蚀刻时间便足以达到此目的。藉由在湿式蚀刻制程使用一电脑辅助设计(CAD)偏压，便可依电容结构70所需的电容值，来选择上导电层74所得到的面积。接着，剥除光阻层77，以完成图6H所示的电容结构。

由图4与图5可看出，除了描绘于图6H的电容结构外，其他实施例亦有可能实现。图7是绘示电容结构80的侧视图，电容结构80是由类似图6A-G的制程所产生，但在金属湿式蚀刻步骤制造类似图4所示的电容结构。不同的组成部分使用类似但不同的元件标号。在图7的实施例中，电容结构80配置于硼磷硅酸玻璃层85所形成的凹槽中，硼磷硅酸玻璃层85是覆盖在包括上介电层83与下介电层82的介电层上。整个结构是配置于下导电层81上。在此实施例中，上介电层83包括瞬变过渡区域与逐渐过渡区域。逐渐过渡区域可定义一平面，此平面与过渡区域顶部的平面以及底部的平面形成一角度。在一较佳实施例中，此角度小于45°。在另一实施例中(未绘示)，此过渡转换完全是渐进式的，并未包括如图7的上介电层83的阶梯型瞬变过渡区域。上介电层83的顶部面积实质相等于上导电层84的(底部)面积。

相似地，图8是绘示电容结构90的侧视图，电容结构90是由类似图6A-G的制程所产生，但在金属湿式蚀刻步骤制造类似图5所示的电容结构。在图8的实施例中，电容结构90配置于硼磷硅酸玻璃层95所形成的凹槽中，硼磷硅酸玻璃层95是覆盖在包括上介电层93与下介电层92的介电层上。整个结构是配置于下导电层91上。在此实施例中，上介电层93实际上并未包括过渡区域，但上介电层93的面积比上导电层94的面积大，比下介电层92的面积小。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。