长整数乘法器

摘要

一种用于相乘两个长整数的加法器电路采用了加法器网络，用于长整数的连续的字求和以生成中间结果。加数的数目作为比特位置的函数而变化，并且根据预期加数的最大数目设计该加法器的网络以减少网络中加法器的级数。策略地放置的多个额外加法器可以被定位在网络中以进一步减少级数。可以提供输出级将网络的和数以及进位输出相加，并保留最有效的比特，用于网络的随后计算输出。可以配置该网络以便在完成前一个计算之前，该网络可以开始进行后续计算，前一个计算的输出被反馈到网络的中间级，该中间级位于最高(输入)级和最低(输出)级之间。