控制输出信号切换次数以节省电力消耗

摘要

本发明是关于透过减少处理器输出信号切换次数以减少电力消耗的方法与装置。切换简省单元是可装置于一处理器的输出电路上。包含地址、数据与控制信号的处理器原始输出信号以及由处理器解码单元所产生的致能信号皆为切换简省单元的输入信号以便执行切换简省功能。此切换简省单元包含至少一逻辑电路单元以当该致能信号为关闭时减少输出切换的次数。实作此切换简省单元可有效地减少处理器所消耗的电力并且延长电池使用时间。

说明书

技术领域

本发明涉及一种处理器，尤其是透过控制输出信号的切换以减少功率消耗。

背景技术

在这个电子化的时代，小型化多功能高度整合的便宜电子装置具有极大的市场需求。为迎合这项趋势，在电子装置中减少功率消耗的议题就越形重要。由于一部计算器中或称之为中央处理器(CPU)的一处理器消耗相当大比例的电力，已经有多种方法用于减少处理器所消耗的电力。

传统的处理器设计可同时一齐激活超过实际需要的多个输出，在许多情况下可容许关闭没有用到的输出。其中一种情形是发生于一处理器对一存储器或任何外接周边装置的写入动作较总线的宽度窄的情况。例如仅写入三十二位中的八位即意味着有二十四个位是没被使用到的。若此二十四位的电路被关闭，则不须消耗任何电力。第二种情况发生于传送地址至存储器或任何外接周边装置时。一旦上述的存储器或外接周边装置得知地址后，直到次一地址出现前皆不须更动地址值。尚且某些外围装置于未存取时会自动递增地址。于上述诸般情况中，切换上述的不必要输出将会浪费电力，故可关闭上述输出以节省电力。

发明内容

鉴于上述的发明背景中，为了符合产业上节省电力的需求，本发明提供一种处理器可用以解决上述传统的处理器未能达成的标的。

本发明的一实施例是提供一种处理器系统，其特征在于，包含：

一处理器核心，存在于处理器内部以执行指令并且产生原始输出信号；以及

至少一切换简省单元以连接该处理器的至少一原始输出信号，每一该切换简省单元接收一致能信号与该原始输出信号，每一该切换简省单元包含至少一逻辑电路单元以当该致能信号为关闭时令该原始输出信号为一内定值或保留为一先前值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元，据此产生一最终输出信号以取代该原始输出信号。

其中上述的切换简省单元是用于每一字节输出信号信道以及该致能信号是独立地用于控制每一个别的字节输出信号信道，以当该致能信号为关闭时令该原始输出信号的每一字节输出信号为一内定值或保留为一先前值，以及当该致能信号为开启时令该原始输出信号的每一字节输出信号通过该切换简省单元。

其中上述的每一个切换简省单元是包含下列可能变化：

控制每一位；

控制每一字节；以及

控制任意个位。

其中上述的致能信号是分割为复数个次信号以独立地控制每一字节信号信道。

其中上述的原始输出信号是包含下列可能变化：

一地址；

一资料；以及

一控制信号。

其中上述的致能信号是包含下列可能变化：

一地址致能信号；

一资料致能信号；以及

一控制信号的致能信号。

其中上述的切换简省单元尚包含下列可能变化：

一与门以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；

一或门以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；

一多任务器以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；以及

一闩以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元。

其中上述的切换简省单元包含：

一正反器；以及

一多任务器，该多任务器包含一第一输入信号自该多任务器的输出并且经由该正反器接收一回馈信号、一第二输入信号以接收该原始输出信号、以及一选择信号以接收该致能信号，据此当该致能信号为关闭时令该原始输出信号保留为一先前值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元。

其中上述的切换简省单元可位于该处理器的内部或外部。

本发明的另一实施例是提供一处理器系统，其特征在于，包含：

一处理器核心，存在于处理器内部以执行指令并且产生原始输出信号，该处理器核心还包含一解码单元以产生一致能信号；以及

至少一切换简省单元以连接该处理器的至少一原始输出信号，每一该切换简省单元接收一致能信号与该原始输出信号，每一该切换简省单元包含至少一逻辑电路单元以当该致能信号为关闭时令该原始输出信号为一内定值或保留为一先前值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元，据此产生一最终输出信号以取代该原始输出信号。

其中上述的解码单元对已接收指令进行解码以产生该致能信号与已解码指令。

其中上述的解码单元所产生的该致能信号是用于判定该原始输出信号是否需要更新。

其中上述的每一个切换简省单元包含控制一总线的下列可能变化：

控制每一位；

控制每一字节；以及

控制任意个位。

其中上述的致能信号是分割为复数个次信号以独立地控制每一字节信号信道。

其中上述的切换简省单元尚包含下列可能变化：

一与门以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；

一或门以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；

一多任务器以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；以及

一闩以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元。

其中上述的切换简省单元包含：

一正反器；以及

一多任务器，该多任务器包含一第一输入信号自该多任务器的输出并且经由该正反器接收一回馈信号、一第二输入信号以接收该原始输出信号、以及一选择信号以接收该致能信号，据此当该致能信号为关闭时令该原始输出信号保留为一先前值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元。

本发明的另一实施例是提供一种节省处理器电力消耗的方法，其特征在于，包含：

接收一原始输出信号与一致能信号；

判断该致能信号是否开启；

当该致能信号为开启时，令该原始输出信号为一最终输出信号；以及

当该致能信号为关闭时，令该原始输出信号为内定值或保留为一先前值。

其中上述的原始输出信号是包含下列可能变化：

以一位为单位；

以一字节为单位；以及

以任意个位为单位。

其中还包含：

分割该致能信号为复数个次信号以独立地控制每一字节信号信道。

附图说明

为进一步说明本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中：

图1A是为一简化计算机系统的一方块示意图；

图1B是为已知技术中一处理器的一核心中信号传输的一方块示意图；

图1C是为已知技术中一解码单元的一方块示意图；

图2A是为根据本发明的一解码单元的一方块示意图；

图2B是为具有复数个切换简省单元以连接一输出地址总线、一输出数据总线与一控制信号总线的一处理器的一方块示意图；

图3是为一微处理器中关于一输出数据总线的复数个切换简省单元的一方块示意图；

图4是为一微处理器中关于一输出数据总线的复数个切换简省单元的一方块示意图；

图5是为具有复数个切换简省单元以于一处理器外部连接一输出地址总线、一输出数据总线与一控制信号总线的一方块示意图；

图6是为根据本发明一第一实施例的一切换简省单元的一方块示意图；

图7是为根据本发明一第二实施例的一切换简省单元的一方块示意图；

图8是为根据本发明一第三实施例的一切换简省单元的一方块示意图；

图9是为根据本发明一第四实施例的一切换简省单元的一方块示意图；

图10是为根据本发明一第五实施例的一切换简省单元的一方块示意图；

图11是为根据本发明第一至第四实施例所揭示的令输出值设为一内定值的第一种方法以减少输出切换次数的一示意图；

图12是为根据本发明第五实施例所揭示的保留输出值为一先前值的第二种方法以减少输出切换次数的一示意图；

图13是为于四字节宽度的一总线中利用一致能信号以简省输出切换次数的一示意图；

图14是为于四字节宽度的一总线中利用四个致能信号以简省输出切换次数的一示意图；以及

图15是为切换简省单元运作方式的一流程示意图。

具体实施方式

本发明在此所探讨的方向为一种处理器。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定于处理器的技术者所熟习的特殊细节。另一方面，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明的较佳实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以之后的专利范围为准。

参考图1A所示，其是为一简化计算机系统的一方块示意图。一计算机系统可被简化仅包含至少三个主要组件：至少一处理器110、至少一存储器单元120与至少一输出入子系统130。上述的处理器110通常亦被称为中央处理器。存储器单元120是用于储存程序指令与资料。而输出入子系统130则与不同的输出入装置140介接，与此计算机系统连接的这些输出入装置140亦被称为周边装置，其主要具有两种目的：与外界进行沟通以及储存资料。诸如键盘、显示屏幕、打印机与调制解调器之类的输出入装置140是用于提供使用者接口；如磁盘之类的输出入装置140则是次级资料储存装置。

图1A亦示出被称为系统总线的一连接网络，其是用于提供上述三种组件之间的沟通管道。此系统总线包含三个主要组件：一地址总线150、一数据总线160与一控制总线170。地址总线150的宽度决定此处理器110可寻址的物理存储器的大小。数据总线160的宽度决定此处理器110与存储器单元120或输出入子系统130之间交换资料的大小。控制总线170则包含一组控制信号。典型的控制信号包含存储器读取、存储器写入、输出入读取、输出入写入、中断、中断认知(acknowledge)、总线要求与总线应允(grant)等控制信号。上述控制信号是用于指明此系统总线上所进行的动作种类。

请参考图1B所示，其是为已知技术中一处理器180的一处理器核心181中信号传输的一方块示意图。此处理器180通常具有三种输出信号：地址、资料与控制信号。一处理器核心181是用于执行指令并且将其结果传送至一计算机系统的其它组件。在传统处理器设计中，上述三种输出信号将如图1B所示，由此处理器核心181直接传送至输出总线。于已知技术中，解码单元182并无产生任何控制信号以便控制输出的切换，亦即甚至当某些输出为无效或可以关闭时，还必须开启所有的输出。

请参考图1C所示，其是为已知技术中一解码单元190的一方块示意图。一解码单元190自一管线架构处理器的指令提取单元接收数据与指令，以便对此管线前一阶段的指令提取单元所传送的指令进行解码。此解码单元190是用于产生足够的控制信号以供给此管线次一阶段的执行单元，以供执行单元进行已解码指令的执行作业。指令于此解码单元190内的解码功能方块192进行解码。已解码的指令与资料自此解码单元190传送至此管线次一阶段的执行单元以供其进行已解码指令的执行作业。

请参考图2A所示，其是为根据本发明的一解码单元250的一方块示意图。本发明揭露额外的一致能(enable)控制信号257以当现行指令的资料需要更新时可提供控制。当必须更新资料时，此致能控制信号257将会被激活；当处于那些不须更新资料的情况时，此致能控制信号257则会被关闭。总共有三种型态的致能信号：地址致能信号、资料致能信号与控制致能信号以分别控制地址总线、数据总线与控制信号总线。一解码单元250的一接收功能方块251是用于接收来自管线架构前一阶段的指令提取单元的指令与资料。所接收的指令将于解码功能方块252中被解码。接着，传送功能方块253将此解码单元250所产生的数据与已解码指令传送至管线架构次一阶段的执行单元以供执行，而上述的致能控制信号257将直接传送至处理器的输出电路。

请参考图2B所示，其是为具有复数个切换简省(switching reduction)单元以连接一输出地址总线、一输出数据总线与一控制信号总线的一处理器的一方块示意图。如同图1A所示，一处理器具有三种输出总线：一地址总线150、一数据总线160与一控制信号总线170。本发明于上述各总线的每一位上各加入一切换简省单元以减少输出电路的开关切换动作。自一处理器核心220所产生的一输出地址ADDR将被馈入相对于输出地址总线宽度的复数个切换简省单元210-1至210-N，而由此处理器的解码单元230所产生的地址致能信号ADDR_EN亦被馈入上述的复数个切换简省单元210-1至210-N。此解码单元230将一指令转换成为一读取或写入的作业，其必须控制地址、资料与控制信号。所需切换简省单元的数量是视输出地址总线的宽度而定，例如一个32位的输出地址总线应该具有32个切换简省单元210-1至210-N(N＝32)。接着，于每一个切换简省单元210-1至210-N中执行简省开关切换的功能，而所有切换简省单元210-1至210-N的结果将被组合成为一最终输出QUIET_ADDR，并且根据上述输出地址ADD R的目的地将此最终输出传送至存储器单元120或输出入次系统单元130。

以相同的方式，简省输出资料DATA开关切换的动作亦可由将输出资料DATA透过相对应于数据总线宽度的复数个切换简省单元211-1至211-N进行传送来达成。数据致能信号DATA_EN将控制透过复数个切换简省单元211的输出资料DATA的每个位是否需要进行修改以达成简省开关切换的目的。自所有切换简省单元211收集的最终输出数据QUIET_DATA将会传送至图1A所示出的存储器单元120或输出入次系统单元130。

某些控制信号CONT_ROL亦可利用相同技术以减少最终控制输出QUEIT_CONTROL信号的开关切换动作。来自处理器解码单元230的控制致能信号CONTROL_EN与复数个切换简省单元212-1至212-N是用于简省控制信号的开关切换动作。对应至控制信号总线所需的切换简省单元数目N亦与此控制信号总线的宽度相关。

当需要一次存取八位(一字节)时，所需建构的切换简省单元的数目亦可随之变化。对于每一字节而言，可实作单一切换简省单元以一齐启闭这八个位。以一个32位宽度的总线为例，应实作四个允许启闭八位的切换简省单元以独立控制每个字节。据此，于一总线上所实作的切换简省单元的数目亦相对应于此总线的宽度、此总线的字节数目，亦或是任何所需的随机位数。

请参考图3所示，其是为一微处理器中关于一输出数据总线的复数个切换简省单元的一方块示意图。以一个32位的资料输出总线DATA为例，应如图2B所示实作32个切换简省单元311至31M。然而上述32个切换简省单元311至31M可分为四个小组，第一组311是对应至第一字节的各位、第二组312是对应至第二字节的各位、第三组313是对应至第三字节的各位，而第四组31M(314)是对应至第四字节的各位。由编码单元330所产生以控制上述32个切换简省单元311至31M的数据致能信号DATA_EN亦可为图2B标出的单一信号，或可分为四个次信号，BYTE_1_EN、BYTE_2_EN、BYTE_3_EN与BYTE_M_EN(BYTE_4_EN)以分别控制输出数据DATA的四个字节。将单一个数据致能信号DATA_EN分成M个字节数据控制信号BYTE_M_EN具有仅需开启必要改变的字节且令其它字节不受影响的优点。假设仅须存取一总线的第一字节，仅需致能BYTE_1_EN信号所相关的各切换简省单元，而可关闭BYTE_2_EN、BYTE_3_EN与BYTE_4_EN所相关的各切换简省单元。于此情况下，将单一资料致能信号DATA_EN切割为多个次信号以控制个别字节的启闭可节省一些电力。对于具有其它宽度的数据总线而言，字节数据控制信号的数量M可据而调整，以令一个字节数据控制信号BYTE_M_EN用于控制一个字节。据此，每个字节可被独立地启闭以最小化输出开关切换次数，进而于一计算机系统中使用较少的电力。虽然于图3标出的是一资料输出总线，亦可于一地址输出总线与一控制信号总线中使用相同技术以分离致能信号，进而开启那些必须改变的字节而令其余位保持不变。

请参考图4所示，其是为一微处理器中关于一输出数据总线的复数个切换简省单元的一方块示意图。于此图中，每一个切换简省单元411至41M是对应至此数据总线DATA的每一个字节。很显然地，数字M是等同于此数据总线的全部字节数量。来自解码单元430的致能信号亦根据数据总线的字节数量而被分为M个次信号，亦即BYTE_1_EN至BYTE_M_EN。于此一32位数据总线的实施范例中，具有四个切换简省单元411、412、413与414以及四个致能资料次信号BYTE_1_EN、BYTE_2_EN、BYTE_3_EN与BYTE_4_EN。透过图4已经示出的数据总线为例，同样的概念可适用于地址总线ADDR与控制信号总线CONTROL。图4较图3优越之处在于图4仅须图3八分之一的切换简省单元，其可显著地减少许多的逻辑电路。

于图5所示的另一实施例中，切换简省单元510至512可位于处理器530之外。此处理器530的输出通常包含一输出地址ADDR、一输出资料DATA与一输出控制信号CONTROL。上述地址/资料/控制信号的每一位皆会传送至位于此处理器530外部的切换简省单元511至512以简省输出电路的切换。此处理器530的解码电路单元540亦提供致能信号。于处理器530外部加入切换简省单元510至512的此一概念亦可应用于图2、图3与图4那类将切换简省单元置于处理器内部的情况。

切换简省单元结构的五个实施例将分别于图6、图7、图8、图9与图10中揭露。图6至图9所揭露的前四个实施例揭示了设定无效输出值为一内定值的第一种方法，而图10所示的实施例则揭示将无效输出值保留为先前值的第二种方法。请参考图6所示，其是为根据本发明一第一实施例的一切换简省单元600的一方块示意图。此切换简省单元600包含单一个与门610。当一处理器的一原始输出信号OUTPUT与一致能信号ENABLE同时输入此与门610时，来自处理器解码单元的致能信号ENABLE将可控制上述原始输出信号OUTPUT将如何转变为一最终输出信号QUIET_OUTPUT。当致能信号ENABLE为开启时，此与门610将会令上述原始输出信号OUTPUT丝毫不变地通过此与门610。反之，当致能信号ENABLE为关闭时，上述原始输出信号OUTPUT将会被设定为一内定值0以减少输出切换的次数。应注意的是上述的原始输出信号OUTPUT可为一地址、一资料，或一控制信号；同样地，上述的最终输出信号QUIET_OUTPUT亦可分别为一最终地址、一最终资料，或一最终控制信号。

请注意图6方块图所示的作业情况仅为符合本发明范围与精神的众多实施例之一。利用一与门610仅为减少输出切换次数的一种可能实作方式，亦可使用其它种逻辑单元或逻辑单元的组合以达成同样的功能与目的。举例来说，可利用一系列的与门以取代单一个与门。当致能信号为关闭时，一系列的与门亦能将输出值设定为一内定值。另外一种作法是同时反转一或非门(NOR)的两个输出，其功能亦等效于一与门。熟悉此项技术者可轻易推导出其它种逻辑电路单元以达成上述当致能信号为关闭时令输出值为一内定值的相同功能。减少输出切换次数可减少一处理器的总消耗功率，并且延长一电子装置的电池使用时间。

图7标出的一或门710亦可用于达成当致能信号为关闭时令输出值为一内定值的功能。当一致能信号ENABLE为开启时，一原始输出信号OUTPUT可通过此与门610成为一最终输出信号QUIET_OUTPUT。一真值表可轻易显示当此致能信号ENABLE为关闭时，此最终输出信号QUIET_OUTPUT可被设定为一内定值1，而非使用一与门时的内定值0。由于当此致能信号ENABLE为关闭时的最终输出信号QUIET_OUTPUT会被忽略不计，因此将它设定为0或1是无关紧要的。

图8标出的一多任务器810亦可作为本发明另一实施例。此多任务器810的一第一输入是用于接收一原始输出信号OUTPUT，而其一第二输入是连接至一稳定值，如0或1。一选择信号ENABLE是用于控制输出的切换。当此选择信号ENABLE为开启时，上述的原始输出信号OUTPUT将会通过此多任务器810并且变成一最终输出信号QUIET_OUTPUT。反之，一个关闭的选择信号ENABLE将会阻止上述原始输出信号OUTPUT通过此多任务器810，并且令上述第二输入值成为最终输出信号QUIET_OUTPUT。

请参考图9所示，其是为根据本发明另一实施例的切换简省单元的一示意图。当一选择信号ENABLE为开启时，一透明闩(latch)910可允许一原始输出信号OUTPUT通过成为一最终输出信号QUIET_OUTPUT。反之，一个关闭的选择信号ENABLE将会阻止上述原始输出信号OUTPUT通过，故此最终输出信号QUIET_OUTPUT将被设为一内定值。

图10标出切换简省单元结构的第五个实施例。此切换简省单元100包含一多任务器102，其具有一第一输入值以接收从上述多任务器102的输出并且由一正反器101所产生的一反馈信号与一第二输入值以接收一原始输出信号OUTPUT。同样地，上述的原始输出信号OUTPUT可为一地址、一资料，或一控制信号。来自处理器解码单元的一选择信号ENABLE馈入此多任务器102以控制输出切换。此切换简省单元100的最终输出值被称为一最终输出信号QUIET_OUTPUT，其可代表一最终地址、一最终资料，或一最终控制信号。当此选择信号ENABLE为关闭时，此切换简省单元100执行保留此原始输出信号OUTPUT的动作。然而当此选择信号ENABLE为开启时，原始输出信号OUTPUT将会通过切换简省单元100以形成上述的最终输出信号QUIET_OUTPUT。利用其它逻辑电路单元或逻辑单元的组合取代上述的正反器101与多任务器102以达成当选择信号ENABLE为关闭时保留此原始输出信号OUTPUT的功能，是符合本发明的范围与精神。

请参考图11所示，其是为根据本发明第一至第四实施例所揭示的令输出值设为一内定值的第一种方法以减少一连续输出串流A1-A7的输出切换次数的一示意图。每一个输出值A1-A7可代表图2B、图3与图4所示的一个位、一个字节或其它任何位数。一致能信号(ENABLE)与一原始输出信号(OUTPUT)被馈入图6标出的与门610中。当此致能信号为开启时，与门610允许上述原始输出信号通过并且成为最终输出信号QUIET_OUTPUT。诸如A1、A2、A4与A5等信号可不变地通过成为最终输出信号。于另一方面，当此致能信号为关闭时，如A3、A6与A7信号，最终输出信号即被设为内定值0。输出的内定值可事先设定为0或1。于原始输出信号A1-A7时，于一连续输出串流中会产生六个切换。本发明所产生的优点可从至少有两个致能信号为关闭时的连续输出中看到。例如由于A6与A7信号时的致能信号皆为关闭，故此时的最终输出信号皆为0而省去原本于A6与A7信号间的切换动作。根据本发明的第一至第四实施例所揭示的切换简省单元，总切换次数自六次变为五次。若图11所示的每一个原始输出信号代表一个位，由于A6与A7信号可设为0，则实作图6至图9所示的切换简省单元将具有减少一位切换的优点。然而，若每一个原始输出信号代表一个字节，则简省A6与A7信号间的切换可有效地节省一个字节的切换。显然地，致能信号关闭的时间越久，则可简省越多次切换并且据以节省更多电力。

请参考图12所示，其是为根据本发明第五实施例所揭示的保留无效输出值为一先前值的第二种方法以减少输出切换次数的一示意图。利用图11标出的相同A1-A7及致能信号以比较第一至四实施例揭示的第一种方法与第五实施例揭示的第二种方法所达成的简省切换次数。请参考图10所示的第五实施例，原始输出信号(OUTPUT)与致能信号(ENABLE)是为此切换简省单元100的输入值，而切换简省的功能将由此切换简省单元100内部的正反器101与多任务器102来执行。再者，此切换简省单元100的最终输出值被称为一最终输出信号QUIET_OUTPUT。对于那些致能信号为开启状态的原始输出信号而言，如图12所示出的A1、A2、A4与A5等信号，其可如前四实施例一般不变地通过此切换简省单元100。当致能信号为关闭状态时，此切换简省单元100内的正反器101与多任务器102将会保留输入的先前值。举A3信号为例，A3将会保留其先前值，亦即本实施例中的A2值。显然地，保留先前值将可消去A2与A3信号间的切换。比较图11与图12的A3信号，图11采用的将输出设为内定值的第一种方式切换输出值自-有效值至一闸控值(A 2值转为0)，再切换为次一有效值(亦即由0转为A4值)；然而图12采用的保留先前值的第二种方法仅当一个新有效值出现时始进行切换(直接由A2值转为A4值)。同样地，A6将会保留A5的先前值，而A7亦同。若比较图11与图12的A5至A7时的最终输出信号，图11中具有一个切换动作(A5至A6)，而图12则没有任何切换动作。而图12标出的第二种方法成功地消除了A5至A6间的切换动作，进而更节省处理器的电力消耗。比较图11与图12的最终输出信号，图11总共具有五次切换动作，而图12仅须三次。当考虑到输出总线的尺度或是总线的负载程度时，即可了解所节省的电力是相当可观的。虽然实作第五实施例需要两个逻辑电路单元，亦即一个正反器101与一个多任务器102，然而其减少切换的数量显然要比第一实施例的与门610或第二、三、四实施例的或门710、多任务器810与闩910来得多。

增加致能信号数量所获致的优点可轻易地自图13与图14的比较中得知。请参考图13所示，其是为于四字节度的一总线中利用一致能信号以简省输出切换次数的一示意图。请回顾图2，每一个总线具有一致能信号，而其切换简省单元的数量是对应至总线宽度的字节数以减少输出切换的次数。为方便图标之故，图13所考虑的是一个具有四字节宽度的总线。此四字节宽度总线的原始输出信号以八位为单位来表示，如AnBnCnDn，n可为任意整数。单一个致能信号以全开全关的模式来控制这四个字节的输出。例如当此致能信号为开启时，所有四个字节A1B1C1D1将会输出为A1B1C1D1。反之，当此致能信号为关闭时且采用保留先前值的方法，如A4B4C4D4时，则先前的A3B3C3D3值将被保留为最终输出值。

请参考图14所示，其是为于四字节宽度的一总线中利用四个致能信号以简省输出切换次数的一示意图。支持图14所示波型的处理器结构是为图4所示的处理器。切换简省单元与致能信号的数量皆相对应于总线宽度的字节数以减少输出切换的次数。一个具有四个字节宽度的总线将具有四个切换简省单元与四个独立的致能信号，每一个皆控制八个位的输出信号。由于大多数的总线存取动作是为8位、16位与32位，故上述的致能信号可分别开启1个、2个、或4个位。当开启四个致能信号时，例如A1B1C1D1，则四个字节都将不变地输出。当A2B2C2D2仅开启单一个致能信号0001时，则头三个字节即保留为先前值而最后一个字节将改变为新值，其最终输出信号将A1B1C1D2。改变两字节的情况可观察A3B3C3D3以及A5B5C5D5的时候。透过拆解控制总线的致能信号以更细腻地进一步减少输出切换的次数。比较这两图的切换次数，具有单一致能信号的图13完整地切换了三次；而具有多重致能信号的图14则部分地切换三次(A2B2C2D2时切换了四分之一，A3B3C3D3以及A5B5C5D5时各切换了一半)。故节省的切换次数从3×32即96位减到了(0.25+0.5+0.5)×32即40位，简省比例达到58.5％。

请参考图15所示，其是为切换简省单元运作方式的一流程示意图。流程开始后进行步骤151，一处理器的一输出信号与一致能信号被每一切换简省单元接收。于次一步骤152中，判断对应于目前输出的地址/资料/控制的输出位/字节信号的致能信号是否为开启。若此致能信号确为开启，则进行步骤153令上述的输出信号不变地通过切换简省单元成为最终输出信号。反之，若此致能信号为关闭状态，则流程进行步骤154以执行本发明所提供的简省输出切换次数的两种方法。第一种方法是如图6至图9所示的当致能信号为关闭时令输出值设为一内定值。第二种方法是如图10所示的当致能信号为关闭时保留输出值为先前值。上述两种方法均可有效地减少输出切换的次数。接着于次一步骤155中，判定目前的地址/资料/控制的输出位/字节信号是否为输出地址/资料/控制信号的结尾。若非如此，则其余地址/资料/控制的每一输出位/字节信号都将经历步骤152至155的流程，直至输出地址/数据/控制信号结束为止。再者，若已到达输出地址/资料/控制信号的结尾，则将如步骤156所示，切换简省单元将会持续等待下一个输出地址/资料/控制信号的到来。当次一输出地址/资料/控制信号到来时，整个循环将再回到步骤151。同样再一次地，一个完整地址/资料/控制信号的每一输出位/字节信号都再将经历步骤151至155的流程，以简省输出切换次数并且进而减少电力消耗与改善系统消耗。

前述的实施例是透过一与门/或门/多任务器/闩以达成令输出值设为一内定值或透过一正反器与一多任务器以保留输出值为一先前值的方式以简省输出切换次数。请注意亦可实作其它符合本发明的范围与精神的另类电路。例如以一连串的与门等其它逻辑电路单元或逻辑电路单元的组合亦可令输出值设为一内定值。同样地，上述的正反器与/或多任务器亦可由其它等效的逻辑电路单元或逻辑电路单元的组合来取代。于本发明中，于图6至图10所示的实施例以及本说明书的内容仅作为特定优点的示范，其可由本发明各实施例中对于切换简省单元的使用来达成。

显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求项的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其它的实施例中施行。上述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述申请专利范围内。