精确记忆读取操作用的选择电路

摘要

本发明揭示一种于内存读取操作期间感测目标内存单元(305)的电流的选择电路。依照一个实施例，选择电路包括连接到感测电路(360)的感测电路选择器(364)和连接到地(365)的接地选择器(362)。接地选择器(362)连接目标内存单元(305)的第一位线(316)至地，而感测电路选择器(364)连接目标内存单元(305)的第二位线(321)至感测电路(360)。感测电路选择器(364)也连接第一邻接的内存单元(355)的第三位线(341)至感测电路(360)。该第一邻接的内存单元(355)与该目标内存单元(305)共享该第二位线(321)。

说明书

技术领域

本发明大体上关于半导体装置的领域。详言之，本发明关于半导体内存装置。

背景技术

内存装置于此技术方面已知是用来储存资料于广变化的电子装置和设备中。电子内存，例如，可广泛地使用于各式各样的商用和消费电子产品中。一般的内存装置包括许多的内存单元(memory cells)。通常，内存单元是配置成阵列的形式，其中一列(row)的内存单元对应于一条字线(word line)，而一行(column)的内存单元对应于一条位线(bitline)，各内存单元定义一个二进制的位，也即，“0”位或“1”位其中任何之一。举例而言，内存单元可界定为“已编程((programmed))”的内存单元或“已擦除”(erased)的内存单元。依照一个特定的惯例，编程的位表示为“0”位，和已擦除的位表示为“1”位。于一种型式的内存单元中，各内存单元储存了二个二进制的位，即“左位”和“右位”。左位可表示为“0”或“1”，而右位也可无关于左位而表示成“0”或“1”。

一般而言，于读取操作期间，藉由感测由该内存单元所汲取的电流，而判定内存单元的状态。举例而言，欲确定电流由特定的内存单元所汲取，则将该内存单元的漏极端连接至感测电路，内存单元的源极端连接至地，和选择内存单元的栅极。感测电路试检测由该内存单元所汲取的电流，并将该感测的内存单元电流与参考电流相比较。若感测的内存单元电流超过了参考电流，则认定该内存单元为擦除的内存单元(对应于“1”位)。然而，若感测的内存单元电流低于参考电流，则认定该内存单元为编程的内存单元(对应于“0”位)。

于实务上，希望所感测的内存单元电流大于或小于参考电流达“读取差数”(read margin)值。于本申请案中，该“读取差数”定义为于读取操作期间，由目标内存单元所汲取的电流与参考内存单元所汲取的电流之间差的绝对值。具有足够的读取差数，则外来的因素影响，譬如像是由检测内存单元电流所产生的噪声，可以大大地降低。举例而言，假设于特定的内存装置中，用于比较的参考电流是15微安培(μA)。于此情况，对于擦除的内存单元(对应于“1”位)，希望感测20微安培或更大的内存单元电流，和对于编程的内存单元(对应于“0”位)，希望感测10微安培或更小的内存单元电流。若具有5微安培的读取差数，则例如噪声的外来因素的影响，将显著地降低。

然而，现有的内存选择电路，相当地减少于读取操作期间用于感测内存单元电流的读取差数(于本申请案中，读取差数的减少也称的为“读取差数损失”(read margin loss))。当读取差数显著地减少时，感测内存单元电流的可靠度也降低，因为譬如噪声的外来的因素有很大的影响。如此减少了读取操作的可靠度，则造成内存装置的性能不良。因此，于此技术方面存在着强烈的需求，能够克服现有内存选择电路的缺陷，并提供于内存读取操作期间能以快速和正确方式减少读取差数损失的内存选择电路和技术。

发明内容

本发明关于用于精确内存读取操作的选择电路。本发明满足并解决于选择电路技术方面于内存读取操作期间以快速和正确方式减少读取差数损失的选择电路的需求。依照一个实施范例，用来于内存读取操作期间感测目标内存单元中电流的选择电路，包括连接到感测电路的感测电路选择器和连接到地的接地选择器。于该实施范例中，接地选择器连接目标内存单元的第一位线至地，而感测电路选择器连接目标内存单元的第二位线至感测电路。该感测电路选择器也连接第一邻接的内存单元的第三位线至感测电路。该第一邻接的内存单元与该目标内存单元共享该第二位线。各目标内存单元和第一邻接内存单元包括连接到共同字线的个别的栅极端。于一些实施例中，目标内存单元也可储存第一位和第二位。

依照另一个实施范例，感测电路选择器于读取操作期间连接第二邻接内存单元的第四位线至感测电路。于此特定实施例中，该第二邻接内存单元系邻接于该第一邻接内存单元，并与第一邻接内存单元共享该第三位线。依照另一个实施范例，选择电路进一步包括连接到预先充电电路的预先充电电路选择器。于此特定实施范例中，预先充电电路选择器于读取操作期间连接第三邻接内存单元的第五位线至预先充电电路。该第三邻接内存单元系邻接于该第二邻接内存单元，并与该第二邻接内存单元共享第四位线。

依照另一个实施范例，预先充电电路选择器于读取操作期间进一步连接第四邻接内存单元的第六位线至预先充电电路。于此特定实施例中，该第四邻接内存单元系邻接于该第三邻接内存单元，并与该第三邻接内存单元共享第五位线。依照另一个实施范例，预先充电电路选择器于读取操作期间连接第五邻接内存单元的第七位线至预先充电电路。于此特定实施例中，该第五邻接内存单元系邻接于该第四邻接内存单元，并与该第四邻接内存单元共享第六位线。

依照另一个实施范例，接地选择器于读取操作期间连接第六邻接内存单元的第八位线至地。于此特定实施例中，该第六邻接内存单元系邻接于该目标内存单元，并与该目标内存单元共享第一位线。于阅读下列的详细说明，并参照所附附图后，本技术方面的一般技术者人员对本发明的其它特征和优点将变得更为清楚。

附图说明

第1A图描绘由已知选择电路达成的已知内存电路配置的电路图。

第1B图描绘简化的Y译码器或Y选择通路，标示为Y通路(Y-Path)。

图2描绘由另一已知选择电路达成的已知内存电路配置的电路图。

图3描绘依照本发明的一个实施例的选择电路的功能方块图。

图4描绘依照本发明的一个实施例的选择电路的电路图。

具体实施方式

本发明系关于用于精确内存读取操作的选择电路。下列的说明包含关于施行本发明的特定的信息。于此技术方面的技术人员将了解到本发明可使用与本说明书中所特别提出讨论的实施不同方式来施行本发明。而且，为了不致模糊了本发明的焦点，一些特定的细节于此并未提出讨论。

本申请专利说明书中的各附图及其配合的详细说明，仅系关于本发明的实施范例。为了保持简明起见，在本说明书中并未详细说明其它的实施例，且也未详细呈现于所示附图中。虽然本发明也可适用其它的替代现有方式，于下列的说明中，将用特定现有的“编程状态表示0位，和擦除状态表示1位”来作参考说明。

为了用比对的方式来说明本发明的特征和优点，因此先参照第1A、1B和2图来简单说明已知的选择电路。首先参照第1A图，显示了由已知的选择电路102所达成的已知的内存电路配置100。已知的内存电路配置100对应于内存装置的一部分。于第1A图所示的特定配置中，位线116和121以能够感测内存单元105汲取内存单元电流110的方式，藉由选择电路102而连接到电路和/或接点。例如当执行包含内存单元105的读取操作时，选择电路102可建立这些连接。如第1A图中所示，位线121藉由选择电路102将节点123经由Y通路166b连接到感测电路160，而配置为一条“漏极”位线(于第1A图中标示为“D”)。位线116藉由选择电路102将节点117经由Y通路166a连接至地165，而配置为“源极”位线(于第1A图中标示为“S”)。于电路配置100中Y通路166a和166b分别建立用于位线116和121的连接，而为了简明显示起见，能够用简化的Y通路166来表示，如第1B图中所示。第1B图描绘简化的“Y译码器”或“Y选择通路”，简称为“Y通路”166。于第1B图中，当晶体管171、167和164例如由提供起动信号至晶体管171、167和164的个别栅极而起动时，Y通路166经由电阻器173、晶体管171、电阻器169、晶体管167、电阻器168、和晶体管164而提供节点119和节点118之间的连接。各电阻器173、169和168表示总体的金属位线和扩散位线的电阻值。

继而参照第1A图，位线141和151为“浮置”(floating)，并可经由邻接的内存单元而具有依于图案上的通路而接地。字线125(于第1A图中标示为“WL”)连接到内存单元105的栅极端，并用来起动内存单元105。当起动了内存单元105时，由内存单元105所汲取的电流110的量表示内存单元105的“编程”或“擦除”状态。于本实施范例中，若“编程”内存单元105(即，表示“0”位)，则例如低于10微安培(μA)的低电流将由内存单元105所汲取。反之，若“擦除”了内存单元105(即，表示“1”位)，则例如大于20μA的大电流将由内存单元105所汲取。

具有如第1A图中所示由选择电路102所建立的连接，感测电路160感测电流130，试确认流经内存单元105的内存单元电流110。然而，关于此种配置情况具有几个缺点。例如，当内存单元105为编程内存单元时(对应于“0”位)，而当邻接的内存单元155和于该邻接的内存单元155与接地之间的所有邻接的内存单元为擦除的内存单元时(对应于“1”位)，则可能汲取从节点123至节点143的漏电流135。也有其它可能的漏电流135的来源是，充电某些位于第1A图中内存单元155右侧的内存单元的位线时可能存在的瞬时电流。结果是当内存单元105为编程内存单元时，由感测电路160所检测的电流130将是内存单元电流110和漏电流135的和，于读取操作期间实际上提高了电流130和减少读取差数。如上所述，于内存读取操作期间减少此读取差数，会减少读取操作的可靠度。

兹接着参照图2，该图2显示了依照另一个已知的选择电路202所达成的内存电路配置200。于图2中，内存单元205的位线221藉由选择电路202将节点223经由Y通路266b连接至感测电路260，而配置为“漏极”位线(于图2中标示为“D”)。位线216藉由选择电路202将节点217经由Y通路266a耦接至地265，而配置为“源极”位线(于图2中标示为“S”)。字线225(于图2中标示为“WL”)连接到内存单元205的栅极端，和用来起动内存单元205。当起动内存单元205时，由内存单元205所汲取的电流210的量指示内存单元205的“编程”或“擦除”状态。

于内存电路配置200中，邻接内存单元255的位线241藉由选择电路202将节点243经由Y通路266c连接至预先充电电路280，而配置为预先充电位线(于图2中标示为“P”)。位线251为“浮置”，和可具有取决于图案的通路经由邻接的内存单元接地。Y通路266a至266c如第1B图中所示，也如上述，能由Y通路166表示。

当内存单元205为编程内存单元(对应于“0”位)，而邻接的内存单元255为擦除的内存单元(对应于“1”位)时，提供了预先充电电压至连接到位线241的节点243，以尽量减少从节点223至节点243的漏电流。举例而言，预先充电电路280可藉由感测电路260提供节点243大约相同于提供于节点223电压电平的电压。虽然当内存单元205为编程内存单元(对应于“0”位)，而邻接的内存单元255为擦除的内存单元(对应于“1”位)时，供应于节点243的预先充电电压可以帮助减少从节点223至节点243的漏电流，但是当内存单元205为擦除的内存单元(对应于“1”位)，而邻接的内存单元255为擦除的内存单元(对应于“1”位)时，可能会发生从节点243至节点223的漏电流。发生上述情况的理由是当内存单元205为擦除的内存单元时，内存单元电流210动作以减少经由Y通路266b供应至节点223的电压。结果，于节点243和节点223之间的电压差起作用而汲取从节点243经由擦除的内存单元255至节点223的漏电流。于此情况，感测电路260将对应于内存单元电流210与漏电流235之间的差而感测电流230，而当内存单元205为擦除的内存单元时，可能实际地减少电流230，并由此于内存读取操作期间，减少读取差数。如上述所指出的，于内存读取操作期间减少此读取差数，会减少读取操作的可靠度。

兹参照图3，该图显示了依照本发明的一个实施例的选择电路的功能方块图。如此处所说明的，选择电路302对应于内存装置的一部分建立内存电路配置300，此建立的内存电路配置300造成于内存读取操作期间以快速和精确方式减少读取差数损失。本发明适用于如本实施范例中所示，能够储存二个二进制位，“左位”和“右位”的内存单元。左位能够表示为“0”或“1”，而右位能够无关于左位，而表示为“0”或“1”。然而，本发明也适合使用于其它型式的内存单元，譬如是仅储存单一位的内存单元。

选择电路302分别包括感测电路选择器364、预先充电选择器367、提供连接至感测电路360的接地选择器362、预先充电电路380和接地365。感测电路选择器364、预先充电选择器367、和接地选择器362可包括用来建立此处所述的连接的电路，并可包括开关装置，譬如像是由行译码逻辑(图中未显示)所控制的各晶体管。于第3图中以及下文中说明的各Y通路366a至366h，能够用第1B图中所示的Y通路166来表示，并如上述般运作。

于图3中所示的特定实施例中，选择电路302建立用于内存电路配置300的连接，该内存电路配置300包括沿着相同字线325(于图3中标示为“WL”)的邻接内存单元301、305、355、370、372、390和392。当施行包含内存单元305的左位382的读取操作时，图3中所描绘和此处所说明的连接系由选择电路302所建立。为了保持简洁之故，虽然此处并未作说明，但是依照本发明当施行包含内存单元305的右位线384的读取操作时，可建立相似的选择电路配置(图中未显示)。于本申请案中，要施行读取操作的内存单元305称的为“目标内存单元”(targetcell)，而邻接于内存单元305的各内存单元301、355、370、372、390和392称的为“邻接内存单元”(neighboring cell)。

于内存电路配置300中，选择电路302配置位线316用作为内存单元305的“源极”位线(于图3中标示为“S”)。因此，接地选择器362经由Y通路366b将节点317耦接至地365。同样地，邻接内存单元301的位线314也藉由接地选择器362而配置为源极位线(内存单元301与内存单元305共享位线316)。因此，接地选择器362经由Y通路366a而将节点315耦接至地365。选择电路302配置位线321作为内存单元305的“漏极”位线(于图3中标示为“D”)。因此，感测电路选择器364经由Y通路366c而将节点323连接至节点320，此处感测电路360连接于节点320。字线325连接至内存单元305的栅极端，并于内存读取操作期间用来起动内存单元305。于本范例中，当起动内存单元305时，由内存单元305所汲取电流310的量指示内存单元305的左位线382的“编程”或“擦除”状态。

内存单元355邻接内存单元305并与内存单元305于节点323共享位线321。依照本发明，内存单元355的位线341由感测电路选择器364配置为漏极位线。详言之，于内存电路配置300中，感测电路选择器364经由Y通路366d将位线341的节点343连接至节点320。因为连接到节点320的位线321配置为漏极位线，所以连接到节点320的位线341也配置为漏极位线，并因此经由Y通路366d而连接到感测电路360。于与此相同的方式中，邻接内存单元370的位线351由感测电路选择器364藉由位线351的节点353经由Y通路366e连接至节点320，而配置为“漏极”位线。因为连接到节点320的位线321配置为漏极位线，所以连接到节点320的位线351也配置为漏极位线，并因此经由Y通路366e而连接到感测电路360。

藉由配置位线341和351为内存电路配置300中额外的“漏极”位线，则总电流332更精确地表示关联于内存单元305的左位382的内存单元电流310，因此显著地减小读取差数损失。下列的说明显示了本发明的这些特征。当内存单元305的左位382为擦除位(对应于“1”位)，和邻接内存单元355和370为擦除位(对应于“1”位)时，流经邻接内存单元355的漏电流335大致相等于电流333，和流经邻接内存单元370的漏电流337大致相等于电流338。因此，由于电流333经由连接节点343和节点320加至电流330，而实质地恢复了任何由于漏电流335和337而遭到减少的电流330。再者，电流338加至电流393形成电流333，因此而补偿了漏电流337。结果，由感测电路360所感测的总电流332系非常接近于由内存单元305所汲取的电流310。

当感测内存单元305的左位382状态时，经由此技术所恢复的漏电流造成相当地减少读取差数损失。使用15μA的范例参考电流值，当内存单元305为擦除内存单元时假定内存单元电流310大约为21μA，则流经内存单元355的漏电流335大约为6μA，和流经内存单元370的漏电流337为1μA。于此种情况，电流330对应于内存单元电流310减去漏电流335，而大约为15μA。电流333对应于电流393加上电流338。电流393将大约为5μA和电流338大约为1μA，因此电流333将大约为6μA。因此，由感测电路360所检测到的总电流332将对应于电流330(15μA)加上电流333(6μA)，和将大约为21μA，且非常接近于由内存单元305的左位382所汲取的电流310。任何流经邻近的内存单元的额外的漏电流(例如流经内存单元372的电流340)的大小，相较于由内存单元310所汲取的电流310为非常地小，而因此此种额外的漏电流对于总电流332有较小的影响。由于由选择电路302所建立的配置，因为对于漏电流335、337的补偿，因此由感测电路360所检测的总电流332为非常接近由内存单元310的左位382所汲取的电流310。此外，提供了较15μA参考电流高约5μA的所希望的读取差数。

继续参照图3，预先充电电路选择器367分别配置内存单元372、390和392的位线375、396和398，作为“预先充电”位线(于图3中标示为“P”)。当如此配置时，节点376、395和397由预先充电电路选择器367分别经由Y通路366f、366g和366h而连接到预先充电电路380。以范例说明的方式，预先充电电路380可供应节点376、395和397电压，与由感测电路360经由Y通路366e供应于节点353大约相同电平的电压。

以此种配置方式，尤其是当内存单元305的左位382为编程位(对应于“0”位)，和当内存单元372和其所有的位于内存单元372与地之间的邻接内存单元为擦除内存单元(对应于“1”位)时，和/或当对某些位于图3中内存单元392右侧的内存单元位线充电时可能存在的瞬时电流造成经由内存单元372汲取漏电流339时，于节点376、395和397的预先充电电压大大地减少经由内存单元372(也即，从节点353至节点376)的漏电流339因为藉由提供额外的预先充电电压至节点376的右侧，即至节点395和397，而减少漏电流339，因此节点376相当地减少受到节点397的右侧的接地通路和/或瞬时电流通路的影响。效果上，于节点395和397的电压动作以缓冲由节点397右侧的接地通路和/或瞬时电流通路对于节点376的电压的影响。因为节点376较少受到节点397的右侧的接地通路和/或至瞬时电流通路的影响，而于节点376的电压接近于节点353的电压，因此电流339相当地减少。因此，因为漏电流339系大大地减少，故由感测电路360所检测的总电流332非常接近于由内存单元305所汲取的内存单元电流310。结果，无论于内存单元305的左位382为编程位或擦除位的任何其中一种情况，甚至当邻接内存单元355、370、372、390、和392为擦除内存单元时，读取差数损失可大大地减少。因此，于包含内存单元305的左位382的读取操作期间，比较电流332与参考电流(图中未显示)，可以有较高的精确度和可靠度。

如图3实施范例中所示，当内存单元305的左位382为擦除位，和当邻接内存单元为擦除内存单元时，邻接内存单元，例如内存单元355和370的额外的“漏极”位线，例如位线341和351的配置可减少读取差数损失。然而，当内存单元305的左位382为编程位，和当邻接内存单元为擦除内存单元时，邻接内存单元，例如内存单元372、390和392的额外的“预先充电”位线，例如位线375、396和398的配置，可减少读取差数损失。然而，于本发明的其它实施例中，可依照特定所希望的精确度、电源预算、和存取速度，而选择额外的“漏极”位线、额外的“预先充电”位线和/或额外的“源极”位线的数目。例如，于一些实施例中，感测电路选择器364可配置仅一条额外的“漏极”位线，和预先充电电路选择器367可配置仅二条“预先充电”位线。另一方面，于其它实施例中，可花费额外的电源消耗和存取速度时，以换取增加额外的“漏极”位线和“预先充电”位线的较大精确度。

兹参照图4，显示依照本发明的一个实施例的选择电路402的电路图。如此处所说明的，选择电路402建立于包含内存单元405的内存读取操作期间，内存装置400的一部分的连接。本实施范例适合用于能够储存二个二进制位的内存单元，该二个二进制位为如本实施范例中所示的“左”位和“右”位。左位可表示为“0”或“1”，而右位可无关于左位而表示成“0”或“1”。然而，本发明也适合用于其它型式的内存单元，譬如像是仅储存单一位的那些内存单元。

内存装置400包括许多的内存单元，为了简洁之故，虽然此处仅描述和说明了其中的一部分。详言之，内存单元401、405、455、470、472、490和492作为内存装置400中数据块409的邻接内存单元。于图4所示的特定实施例中，虽然仅显示了数据块409的一部分，然该数据块409例如包括32个内存单元，各内存单元能够储存二个位。因此，内存装置400的各数据块能够储存64个位。

依照本发明，选择电路402建立将数据块409经由节点460连接至感测电路，将数据块409经由节点480连接至预先充电电路，并将数据块409连接至地的连结。于图4中所绘示的特定实施例中，当施行包含内存单元405的左位482的读取操作时，选择电路402对数据块409建立特定的配置。

如图4中所示，选择电路402配置内存单元405的位线421作为“漏极”位线(于图4中标示为“D”)，和内存单元405的位线416作为“源极”位线(于图4中标示为“S”)。内存单元401的位线414也配置为“源极”位线如图4中所示。选择电路402进一步配置内存单元455的位线441和内存单元470的位线451作为“漏极”位线。选择电路也配置各内存单元472的位线475、内存单元490的位线496、和内存单元492的位线498作为“预先充电”位线(于图4中标示为“P”)。字线425连接至数据块409的各内存单元的栅极端，并用来于包含数据块409中内存单元(例如，目标内存单元405)的读取操作期间，起动数据块409的各内存单元。于图4中所示的特定实施例中，当内存单元405起动时，由内存单元405的左位482所汲取的电流410指示位482的“编程”或“擦除”状态。

如上所述结合图3，当内存单元405的左位482为擦除的位(对应于“1”位)和内存单元455和470为擦除的内存单元时，配置位线441和451作为额外的“漏极”位线用于包含内存单元405的左位482的读取操作时，提供从节点443经由内存单元455至节点423，和从节点453经由内存单元470至节点443的任何漏电流的补偿和恢复。也如上结合图3所述，当内存单元405的左位482为编程的位(对应于“0”位)和内存单元472、490和492为擦除的内存单元时，配置位线475、496和498作为“预先充电”位线用于包含内存单元405的左位482的读取操作时，实质减少了从节点453经由内存单元472至节点476的任何漏电流和/或减少了当对某些位于内存单元492右侧的内存单元位线充电时可能存在的瞬时电流，而经由内存单元472汲取的漏电流。

兹参照选择电路402的详细说明，可知至数据块409的位线的连接系由许多选择器所控制，该等选择器包括譬如像是晶体管的开关装置。如图4中所示，选择电路402包括选择器468a至468m和选择器469a至469h。为了保持简洁之故，因此于图中虽然并未显示，但是可设有其它的选择器以控制数据块409的其它的位线。此外，选择电路402包括接地选择器、感测电路选择器、和预先充电电路选择器8个选择器群463a至463h。举例而言，选择器群463a包括接地选择器462a、感测电路选择器464a、和预先充电电路选择器467a。各选择器群463b至463h包括对应的接地选择器、对应的感测电路选择器、和对应的预先充电电路选择器。值得注意的是，可藉由去除选择器群469a至469h而更改选择电路402，虽然以此种更改，必须加倍选择器群(例如选择器群463a)的数目。

选择电路402的各种选择器的起动，系藉由行译码逻辑(图中未显示)提供至选择器的信号所控制。因此，对于包含于读取操作中于数据块409中指定的内存单元，当例如藉由行译码逻辑(图中未显示)而定义适当的起动信号时，则启通某些选择器和关断某些选择器。以此方式，例如于上述对于目标内存单元405的配置，能够提供以快速和精确的方式来达成减少读取差数损失。

欲显示选择电路402的操作，现将说明依照本发明所达成的于图4中所示感测电流410的配置范例。首先参照连接到节点417的位线416，位线416藉由启通选择器468b、469b和462b并关断选择器468j、464b和467b，将节点417连接到地465，而将位线416配置为“源极”位线。其它的选择器(图中未显示)可连接到节点471b，并也将关断。同样地，连接到节点415的位线414藉由将节点415连接至地465，而配置为“源极”位线。此连接藉由启通选择器468a、469a和462a并关断选择器468i、464a和467a，和其它连接至节点471a的选择器而达成。连接到节点423的位线421藉由启通选择器468c、469c和464c并关断选择器468k、462c和467c以及其它的选择器连接至节点471c，将节点423经由节点460连接至感测电路，而配置为“漏极”位线。其余的位线441、451、475、496、498也配置成所希望的安排方式，其中位线441和451连接到节点460，而位线475、496和498经由节点480连接到预先充电电路。以此种配置方式，选择电路402对于内存读取操作，能以快速和精确的方式，得到减少的读取差数损失。

虽然图4显示了选择电路402的特殊实施例，但是对于特殊情况可对选择器电路402提供进一步的强化，包括，例如，包含于读取操作中的内存单元接近于数据块409的开始或结束端。于这些情况中，可设有额外的选择器(图中未显示)以配置成相关于邻接数据块中内存单元的位线。此外，可依照额外的“漏极”位线和/或“预先充电”位线所希望的数目，而修改于选择电路402中选择器的配置。

从上述本发明的实施范例中，很显然的可使用各种技术来施行本发明的概念而不会脱离本发明的范围。而且，虽然本发明已参考某特定的实施例而作了详细的说明，但是于此技术方面的一般技术人员将了解到该实施例于形式和细部上可作改变而仍不脱离本发明的精神和范围。例如，可修改“漏极”位线和“预先充电”位线的特定数目，而如上述的不会脱离本发明的范围。所说明的实施范例系考虑例示本发明的所有的方面，而并非欲限制本发明于所示的该实施例。应了解到本发明并不受此处所说明的特定实施范例的限制，而是能够有许多的配置、修改、和替代方式，而仍不脱离本发明的范围。

因此，本发明已如上述揭示并说明了能够以快速和精确方式用于读取操作以获得减少读取差数损失的选择电路。