采用PRML维特比检测器的磁带读通道

摘要

采用PRML维特比检测器的路径存储器的中间比特生成磁带读通道信号值。识别逻辑装置对来自PRML维特比检测器的路径度量的PRML维特比检测器的最大可能路径存储器状态进行识别。获得所识别的最大可能路径存储器状态的中间比特序列，该中间比特序列从位于PRML维特比检测器的输出和输入中间的路径存储器的初始点进行扩展。确定对应于所获得的中间比特序列的抽样值。

说明书

技术领域

本发明涉及磁带驱动器，更具体地，涉及采用PRML维特比检测器的磁带读通道。

背景技术

盒式磁带提供一种装置对磁带上要保存的数据进行存储，并随后回读该数据。磁带驱动器将数据写入磁带，通常为一组平行轨道，并且随后磁带驱动器回读数据。为了回读数据，磁带驱动器通常包括：平行读头，用于读取每个平行轨道；驱动器系统，用于使磁带相对读头移动，从而读头可以检测磁带上的磁信号；和读通道，用于对读头检测到的磁信号进行数字抽样，提供磁信号的数据抽样。该数字抽样然后被解码为数据比特，并且来自平行轨道的数据比特被结合进保存的数据中。磁带可以在磁带驱动器之间进行交换，从而在一个磁带驱动器上写的磁带将由另一个磁带驱动器读取。读头对于不同的被写的磁带的响应的变化可能导致记录信号的不可接受的不好的回读。

读通道通常使用多个元件以提供记录的信号的可接受的回读，例如包括：模数转换器(ADC)，提供输入信号的异步数字抽样；均衡器，对由于写头、磁带和读头的磁记录特性产生的信号的变化进行补偿；中间线性滤波器，获得数字抽样之外的生成异步数字抽样的中间抽样时间即时值；内插器，将异步数字抽样转换为同步数字抽样；增益控制，调整同步数字抽样的幅度；和数据检测器。数字抽样值通常不是理想的读信号的值，事实上，它们可能与理想值相差很大。在某些情况下，例如关于增益控制和内插器，对误差信号进行反馈从而允许对这些元件参数进行调整。

调整诸如增益控制和内插器的元件的参数的误差信号，在执行均衡、内插和增益之后，通常直接来自于数字抽样。例如，可以提供限幅器来使同步数字抽样与最接近的理想值相适应，并且检测同步数字抽样和最接近的理想值之间的误差。这些误差包括进行反馈以便允许调整那些元件的参数的误差信号。然而，因为同步数字抽样值通常从理想的读信号值变化，并且那些数字抽样可能代表记录的基本上与最接近的理想值不同的信号(例如，数字抽样值“+1.05”可能意图表示理想值“+2”，但是却最接近理想值“+1”)，所以用作对各种元件的参数进行调整的误差可能会不正确并导致“噪音”反馈。

发明内容

本发明提供一种磁带驱动器、磁带读通道检测器、逻辑装置和用于提供相对于磁性读信号的输入抽样的抽样值的方法。

磁带驱动器包括：至少一个读头；驱动器系统，用于相对于读头移动磁带以便该读头可以检测磁带上的磁信号；读通道，用于对读头检测的磁信号进行数字抽样，提供磁信号的数字抽样；以及磁带读通道检测器。

在一个实施例中，采用PRML维特比检测器的路径存储器的中间比特生成磁带读通道信号值。PRML维特比检测器包括：输入、路径度量、路径存储器和输出。识别逻辑装置从PRML维特比检测器的路径度量中识别出PRML维特比检测器最大可能的路径存储器状态；选择器从PRML维特比检测器的路径存储器中获得所识别的最大可能路径存储器状态的中间比特序列，该中间比特序列从位于PRML维特比检测器的输出和输入中间的初始点进行扩展，该初始点对应于磁性读信号的输入抽样的时间索引；最大可能的抽样逻辑装置确定对应于所获得的中间比特序列的抽样值。

在另一个实施例中，误差项处理器对确定的抽样值和对应于初始点的磁性读信号的输入抽样进行处理，以便提供至少一个误差信号。

在一个实施例中，误差项处理器对磁性读信号的输入抽样进行延时，以便用确定的抽样值对磁性读信号的输入抽样进行对准。

在进一步的实施例中，误差信号可以包括：增益误差信号，定时误差信号，用于例如得到驱动增益和/或定时控制反馈环路的度量；均衡器误差信号，用于例如得到均衡器控制度量；以及聚集在一起以提供误差信息的误差信号，用于例如进行误差分析和/或校准。

在一个实施例中，选择器可编程地选择初始点。

在一个实施例中，选择器从PRML维特比检测器路径存储器中获得多个所识别的最大可能路径存储器状态的中间比特序列，每个所述的中间比特序列都从位于PRML维特比检测器的输出和输入中间的独立初始点进行扩展，所述初始点对应于磁性读信号的输入抽样。

在进一步的实施例中，处理器对磁性读信号的输入抽样进行延时，以便使用确定的相应初始点的抽样值对磁性读信号的输入抽样进行对准。

在一个实施例中，识别逻辑装置比较PRML维特比检测器的路径度量，并且对具有最大可能性的路径度量进行识别。

在一个实施例中，最大可能抽样逻辑装置选择识别为与获得的中间比特序列相匹配的抽样值。

为了对本发明的更全面的理解，将参考以下结合附图的对本发明的详细说明。

附图说明

图1是可以实施本发明的磁带驱动器的实施例的方框图；

图2是根据本发明的磁带读通道检测器的实施例的方框图；

图3是根据本发明的PRML维特比检测器的实施例和用于提供相对于磁性读信号的输入抽样的抽样值的逻辑装置的实施例的方框图；

图4是描述EPR4信号电平的磁带读波形示意图；

图5是描述根据本发明的方法的实施例的流程图。

具体实施方式

下面参照附图对本发明的优选实施例进行说明，在附图中，同样的标号代表同样或相似的元件。虽然本发明按照实现本发明的目的最佳方式进行说明，但是本领域的技术人员应当理解，根据本发明的这些启示不脱离本发明的精神或范围可以做多种变形。

参照图1，图中描述了可以实施本发明的各方面的磁带驱动器10。该磁带驱动器提供用于读写关于盒式磁带11的磁带14的信息的装置。

盒式磁带提供一种装置以存储将要保存在磁带上的数据并且随后对之进行读取。另外，盒式磁带可以在磁带驱动器之间进行交换，从而使得在一个磁带驱动器上写的磁带可以由另一个磁带驱动器读取。

正如本领域技术人员所理解的，盒式磁带11包括在一个或两个磁带卷15和16上缠绕的一段长度的磁带14。

图示的是单个磁带卷的盒式磁带11，其例子是符合开放线性磁带(LTO)格式的。磁带驱动器10的一个例子是基于LTO技术的IBM3580 Ultrium磁带驱动器。单个磁带卷磁带驱动器和相关的磁带盒的进一步的例子是IBM 3592 TotalStorage企业磁带驱动器和相关的盒式磁带。双磁带卷磁带盒的一个例子是IBM 3570盒式磁带和相关的驱动器。

本领域的技术人员还应该理解，磁带驱动器10包括一个或多个记录系统控制器18，用于根据在接口21处接收到的来自主机系统20的指令对磁带驱动器进行操作。控制器通常包括逻辑装置和/或一个或多个带有存储器19的微处理器，存储器19用于存储操作微处理器的信息和程序信息。该程序信息可以由诸如软盘或光盘的控制器18的输入或由盒式磁带的读装置，或由任何其它合适的装置，经由接口21提供到存储器。磁带驱动器10可以包括独立单元或包括一部分磁带库或其它子系统。磁带驱动器10可以通过磁带库或在网络上直接与主机系统20连接，并且在接口21使用小型计算机系统接口(SCSI)，光纤通道接口等。

盒式磁带11可以插入磁带驱动器10中，并且由磁带驱动器进行装载，使得当转动磁带卷15和16的一个或多个电机25纵向移动磁带时，记录系统的一个或更多个读和/或写头23读和/或写关于磁带14的信号格式的信息。磁带通常包括多个平行轨道或轨道组。在某些格式中，例如上面提到的LTO格式，以独立卷带的螺旋往复模式安排轨道，正如本领域的技术人员所知道的。本领域的技术人员还知道，记录系统可以包括卷带控制系统27，对另一组读和/或写头进行电子开关，并且/或在磁带的侧面搜索和移动读和/或写头23，将所述头定位在期望的一个或多个卷带上，并且在某些实施例中，跟随该期望的一个或多个卷带进行跟踪。该卷带控制系统也可以通过电机驱动器28控制电机25的操作，也可以响应控制器18的指令进行操作。

正如本领域的技术人员所知道的，控制器18也提供数据流和格式程序以将数据从磁带中回读和将数据写入磁带，这其中使用了缓冲器30和记录通道32。

至少包括电机25和磁带卷15和16的驱动器系统相对于读头23移动磁带14，从而使得读头可以检测磁带上的磁信号，并且记录通道32的读通道对读头检测到的磁信号进行数字抽样，提供磁信号的数字抽样并确定读信号数据。

参照图2，读通道通常采用多个元件以提供所记录的信号的可接受的回读，例如包括：模数转换器(ADC)40，提供输入信号的异步数字抽样；均衡器41，对写头、磁带和读头的磁记录特性产生的信号中的变化进行补偿；中间线性滤波器43，获得在数据抽样之外的从其中得到异步数字抽样的中间抽样时间即时值；内插器45，将异步数字抽样转换为同步数字抽样；增益控制47，调整同步数字抽样的幅度。使用数据检测器49来确定读信号数据。当由ADC40提供时，数字抽样值通常不是理想的读信号的值，并且与理想抽样的定时不对准。均衡器41、内插器45和增益控制47的功能是提供同步数字抽样，该同步数字抽样被适当地按时间对准，并且具有表示从磁带回读的信号的波形的值。同步信号自身可能偏离理想值相当大。这样可以使用误差信号来对均衡器41、内插器45和增益控制47的参数进行修改，以便提供更加准确的同步读信号，如下文所述。

数据检测器49的功能是从已经经过均衡等处理的同步读信号中确定初始记录的数据。

此外，参照图3，数据检测器的一个例子是对本领域的技术人员为已知技术的PRML(局部响应最大可能性)维特比检测器。PRML维特比检测器49包括输入53、路径度量54、路径存储器55和输出56。简单来说，PRML维特比检测器分析输入抽样序列，对状态机的设备场境中的路径度量54中的各种数据比特序列的可能性进行估算，将可能的比特序列应用于全部长度的路径存储器55，使得该可能的比特序列收敛以便在数据的比特接比特的基础上提供输出56。PRML维特比检测器49可以采用多种形式中的任何形式，代表各种逻辑安排(例子包括累加寄存器、计算器等)；代表各种数据抽样和解码安排(例子包括PR4、EPR4、EEPR4等)；以及代表各种数据格式(例子包括，“1”比特代表过渡，“0”比特表示没有过渡，或者“1”比特表示第一个方向上的磁化，“0”比特表示相反方向上的磁化)；所有本领域技术人员都知道。

图4表示在EPR4(扩展局部响应分类4)格式中抽样幅度的各种理想电平，以及代表相邻正过渡和负过渡的示意的读信号60。各种理想电平在一个常规约定中包括“+2”61、“+1”62、“0”63、“-1”64和“-2”65。在另外一个常规约定将理想电平描述为“+1”、“+1/2”、“0”、“-1/2”和“-1”。例如，在PRML维特比检测器49的输入53处提供的接收到的信号的数字抽样可以具有值“1.05”，并且PRML维特比检测器的功能是相对于输入抽样的序列对输入抽样进行分析，估算路径度量54中的各种数据比特序列的可能性，并将该可能的比特序列应用于路径存储器55中的维特比格子。例如，数字抽样可以在信号的理想值为“+2”的地方落入假设的格子序列中。正如上文所述的，PRML维特比检测器以各种数据格式中的一个格式提供比特格式的信号数据，即，“0”和“1”比特，作为输出56，而信号的实际理想值并不提供并且与检测器的输出不相关。

下面描述EPR4度量计算和路径存储器的例子：

对数似然性函数

m_k(0)＝maximum{m_k-1(0)+ln[p(y_k|s_k＝0；a_k＝0)]；m_k-1(1)+ln[p(y_k|s_k＝1；a_k＝0)]}

m_k(1)＝maximum{m_k-1(2)+ln[p(y_k|s_k＝2；a_k＝0)]；m_k-1(3)+ln[p(y_k|s_k＝3；a_k＝0)]}

m_k(2)＝maximum{m_k-1(4)+ln[p(y_k|s_k＝4；a_k＝0)]；m_k-1(5)+ln[p(y_k|s_k＝5；a_k＝0)]}

m_k(3)＝maximum{m_k-1(6)+ln[p(y_k|s_k＝6；a_k＝0)]；m_k-1(7)+ln[p(y_k|s_k＝7；a_k＝0)]}

m_k(4)＝maximum{m_k-1(0)+ln[p(y_k|s_k＝0；a_k＝1)]；m_k-1(1)+ln[p(y_k|s_k＝1；a_k＝1)]}

m_k(5)＝maximum{m_k-1(2)+ln[p(y_k|s_k＝2；a_k＝1)]；m_k-1(3)+ln[p(y_k|s_k＝3；a_k＝1)]}

m_k(6)＝maximum(m_k-1(4)+ln[p(y_k|s_k＝4；a_k＝1)]；m_k-1(5)+ln[p(y_k|s_k＝5；a_k＝1)]}

m_k(7)＝maximum{m_k-1(6)+ln[p(y_k|s_k＝6；a_k＝1)]；m_k-1(7)+ln[p(y_k|s_k＝7；a_k＝1)]}

度量计算

$>>>m>k>>>(>0>)>>=>max>imum>\{>>m>>k>->1>>>>(>0>)>>+>2>>\mu >>0>/>0>>>>y>k>>-sup>>\mu >>0>/>0>>2sup>>;>>m>>k>->1>>>>(>1>)>>+>2>>\mu >>1>/>0>>>>y>k>>-sup>>\mu >>1>/>0>>2sup>>\}>>>$

$>>>m>k>>>(>1>)>>=>max>imum>\{>>m>>k>->1>>>>(>2>)>>+>2>>\mu >>2>/>0>>>>y>k>>-sup>>\mu >>2>/>0>>2sup>>;>>m>>k>->1>>>>(>3>)>>+>2>>\mu >>3>/>0>>>>y>k>>-sup>>\mu >>3>/>0>>2sup>>\}>>>$

$>>>m>k>>>(>2>)>>=>max>imum>\{>>m>>k>->1>>>>(>4>)>>+>2>>\mu >>4>/>0>>>>y>k>>-sup>>\mu >>4>/>0>>2sup>>;>>m>>k>->1>>>>(>5>)>>+>2>>\mu >>5>/>0>>>>y>k>>-sup>>\mu >>5>/>0>>2sup>>\}>>>$

$>>>m>k>>>(>3>)>>=>max>imum>\{>>m>>k>->1>>>>(>6>)>>+>2>>\mu >>6>/>0>>>>y>k>>-sup>>\mu >>6>/>0>>2sup>>;>>m>>k>->1>>>>(>7>)>>+>2>>\mu >>7>/>0>>>>y>k>>-sup>>\mu >>7>/>0>>2sup>>\}>>>$

$>>>m>k>>>(>4>)>>=>max>imum>\{>>m>>k>->1>>>>(>0>)>>+>2>>\mu >>0>/>1>>>>y>k>>-sup>>\mu >>0>/>1>>2sup>>;>>m>>k>->1>>>>(>1>)>>+>2>>\mu >>1>/>1>>>>y>k>>-sup>>\mu >>1>/>1>>2sup>>\}>>>$

$>>>m>k>>>(>5>)>>=>max>imum>\{>>m>>k>->1>>>>(>2>)>>+>2>>\mu >>2>/>1>>>>y>k>>-sup>>\mu >>2>/>1>>2sup>>;>>m>>k>->1>>>>(>3>)>>+>2>>\mu >>3>/>1>>>>y>k>>-sup>>\mu >>3>/>1>>2sup>>\}>>>$

$>>>m>k>>>(>6>)>>=>max>imun>\{>>m>>k>->1>>>>(>4>)>>+>2>>\mu >>4>/>1>>>>y>k>>-sup>>\mu >>4>/>1>>2sup>>;>>m>>k>->1>>>>(>5>)>>+>2>>\mu >>5>/>1>>>>y>k>>-sup>>\mu >>5>/>1>>2sup>>\}>>>$

$>>>m>k>>>(>7>)>>=>max>imum>\{>>m>>k>->1>>>>(>6>)>>+>2>>\mu >>6>/>1>>>>y>k>>-sup>>\mu >>6>/>1>>2sup>>;>>m>>k>->1>>>>(>7>)>>+>2>>\mu >>7>/>1>>>>y>k>>-sup>>\mu >>7>/>1>>2sup>>\}>>>$

EPRIV理想值

μ_0/0＝0

μ_1/0＝h₃＝-1

μ_2/0＝h₂＝-1

μ_3/0＝h₂+h₃＝-2

μ_4/0＝h₁＝1

μ_5/0＝h₁+h₃＝0

μ_6/0＝h₁+h₂＝0

μ_7/0＝h₁+h₂+h₃＝-1

μ_0/1＝h₀＝1

μ_1/1＝h₀+h₃＝0

μ_2/1＝h₀+h₂＝0

μ_3/1＝h₀+h₂+h₃＝-1

μ_4/1＝h₀+h₁＝2

μ_5/1＝h₀+h₁+h₃＝1

μ_6/1＝h₀+h₁+h₂＝1

μ_7/1＝h₀+h₁+h₂+h₃＝0

其中：

m＝度量

y＝接收到的抽样值

s＝状态机的状态

a＝代表“数据”的比特

μ＝在状态机的各种状态下估算的抽样值的理想值

h＝EPR4通道脉冲响应的抽样值

k＝当前抽样

0，+1，+2，-1，-2＝理想的抽样值

在一个实施例中，参照图2，磁带读通道信号值由抽样逻辑装置68用PRML维特比检测器的路径存储器的中间比特生成。该信号值可能为校准目的或其它目的用来生成误差项。

参照图3，抽样逻辑装置68的一个实施例包括识别逻辑装置70，其从PRML维特比检测器的路径度量54中对PRML维特比检测器49的最大可能路径存储器状态进行识别。在一个实施例中，识别逻辑装置70比较PRML维特比检测器的路径度量，在上述的例子中为所有的“m”值，并且对具有最大可能性的路径度量进行识别。

识别逻辑装置70的一个实施例包括：

确定最大度量

比较所有的度量(m_k(0)，m_k(1)，......)并且选择与最大值相关联的路径度量。例如，如果m_k(6)为最大的度量，则选择与状态6相关联的路径度量。

这个逻辑装置包括两组多路复用器：

比较m_k(0)和m_k(1)，如果m_k(0)更大，则传递m_k(0)，否则传递m_k(1)。

比较m_k(0)和m_k(1)，如果m_k(0)更大，则传递state＝0，否则传递state＝1。

其中：

m＝度量

k＝当前抽样

逻辑装置的逻辑库是级联的，从而在一个实施例中，有四个比较，然后两个，然后一个。最大的度量和相关的状态向下传送通过逻辑装置，直到仅输出最大状态的索引的最后级。

抽样逻辑装置68的选择器71从PRML维特比检测器的路径存储器获得比特序列。该比特序列从由识别逻辑装置70识别的路径存储器获得，并且是所识别的最大可能路径存储器状态的中间比特序列。

由选择器71获得的中间比特序列从初始点进行扩展，该初始点位于PRML维特比检测器的输出和输入的中间。该初始点对应于磁性读信号的输入抽样的时间索引，该磁性读信号已经由PRML维特比检测器通过各种步骤进行处理以到达该初始点。作为一个例子，当输入抽样被PRML维特比检测器接收时该输入抽样已经被处理，并且每次已经接收到随后的输入抽样。这样，沿着路径存储器的中间比特代表在由PRML维特比检测器分析的具体点上接收到的抽样“数据”的序列。每个路径存储器的路径存储器状态的“数据”可能不同，代表沿着该路径的抽样估算的当前状态。正如本领域的技术人员所知道的，当每个数据比特到达输出56时，路径将收敛。

中间比特离输出56越近，它们的值就越可靠。相反，中间比特离输入53越近，这些比特的值就越不可靠。另外，如果中间比特将用在反馈环路中，则中间比特离输出56越近，引入反馈环路的延时就越大，并且该延时就有可能带来反馈环路的不稳定。相反，中间比特离输入53越近，引入反馈环路的延时就越小。

在一个实施例中，选择器71可以被固定以便在特定的初始点处选择中间比特，或者，在可选择的实施例中，可以可编程地选择初始点。在一个例子中，选择器可以由输入73处的信号进行可选择地编程，例如，由一个诸如图1中控制器18的控制单元实现，或者利用例如接口21处的外部输入实现。

仍然参照图3，在一个例子中，由选择器71选择的沿着路径的序列的中间比特数可以与在所选择的解码方案中定义一个完整的过渡所需的抽样的数量相一致，该解码方案如PR4、EPR4、EEPR4等。可选择地，可以选择超额的中间比特数。

参照图3，抽样逻辑装置68的最大可能抽样逻辑装置75确定一个对应于从选择器71获得的中间比特序列的抽样值。例如，获得的中间比特序列可以包括从初始点向左侧读到的“1-0-1-1”，表示理想值为“-1”，该值由最大可能抽样逻辑装置在输出77处提供。然而，最大可能抽样逻辑装置75可以根据期望的读信号来安排，从而使得由理想设置的图2中的均衡器41、中间线性滤波器43、抽样内插器45和增益47提供的校正是已知的，以便提供与“理想”值不同的实际最佳抽样值。例如，取代理想值“-1.00”，最佳抽样值可能是“-0.98”。该信息将增强误差反馈中的误差信号、分析或校准环境，正如下文将要讨论的。

在一个实施例中，图3的最大可能抽样逻辑装置75选择一个识别为与获得的中间比特序列匹配的抽样值，例如，从一个表中选择。在一个可选择的实施例中，最大可能抽样逻辑装置75从与获得的中间比特序列有关的数据计算出抽样值。

最大可能抽样逻辑装置75的一个实施例包括：

确定抽样估算

  2  0  μ_2/0  3  0  μ_3/0  4  0  μ_4/0  5  0  μ_5/0  6  0  μ_6/0  7  0  μ_7/0  0  1  μ_0/1  1  1  μ_1/1  2  1  μ_2/1  3  1  μ_3/1  4  1  μ_4/1  5  1  μ_5/1  6  1  μ_6/1  7  1  μ_7/1

1+(P₁-N₀)D+(P₂-N₁)D²+(P₃-N₂)D₃-N₃D⁴

其中：

P＝正

N＝负

D＝延时

通过正确地设置局部系数，这个结构可以支持所有的基本局部响应通道，

  PR4  EPR4  EEPR4  P1  1  2  3  P2  0  1  3  P3  0  0  1  N0  1  1  1  N1  1  2  3  N2  0  1  3  N3  0  0  1

h₀＝1

h₁＝P₁-N₀

h₂＝P₂-N₁

h₃＝P₃-N₂

h₄＝-N₃

其中：

P＝正

N＝负

h＝通道脉冲响应的抽样值

参照图2和图3，在另一个实施例中，误差项处理器80对来自抽样逻辑装置68的确定的抽样值和对应于初始点的磁性读信号的输入抽样53进行处理，以提供至少一个误差信号。

在一个实施例中，误差项处理器80对磁性读信号的输入抽样53进行延时，以便使用来自抽样逻辑装置68的确定的抽样值对磁性读信号的输入抽样53进行对准。

在一个实施例中，误差信号包括增益误差信号81，该增益误差信号由增益误差处理器82提供，以便生成用于驱动增益控制反馈环路83的度量。误差项处理器80对磁性读信号的输入抽样53进行延时85，以便使用来自抽样逻辑装置68的确定的抽样值86对磁性读信号的输入抽样53进行对准。作为一个例子，增益反馈环路可以认为对延时敏感，所以，由选择器71获得的中间比特序列从靠近PRML维特比检测器49的输入53的初始点扩展，从而较少的延时被引入反馈环路。

生成用于驱动增益控制反馈环路83的度量的增益误差处理器82的一个实施例包括，将来自抽样逻辑装置68的确定的抽样值86的绝对值与延时85的输入抽样53的绝对值进行比较。其净差为增益误差的量。例如，如果确定的抽样值86的绝对值为“1”并且延时85的输入抽样53的绝对值为“1.05”，则净差为“+0.05”，表示增益可能太高。本领域的技术人员应当理解，可以采用许多增益误差处理器和增益反馈环路的可选择的类型。

参照图2和图3，在一个实施例中，误差信号包括定时误差信号91，该误差信号91由定时误差处理器92提供，以便生成用于驱动定时控制反馈环路93的度量。误差项处理器80对磁性读信号的输入抽样53进行延时95，以便使用来自抽样逻辑装置68的确定的抽样值96对磁性读信号的输入抽样53进行对准。作为例子，该定时反馈环路可能对延时具有一定的敏感，所以，由选择器71获得的中间比特序列从与PRML维特比检测器49的输入53有点接近的初始点进行扩展，从而使得较少的延时被引入反馈环路。

生成用于驱动定时控制反馈环路93的度量的定时误差处理器92的一个实施例包括：

相位误差

$>>>\phi >error>>=>ver>>y>^>>n>>>y>>n>->1>>>->ver>>y>^>>>n>->1>>>>y>n>>>>$

其中：

y＝接收的抽样值

n＝接收的抽样索引

φ＝相位误差

本领域的技术人员应当理解，可以利用许多定时误差处理器和定时反馈环路的可选择的类型。

参照图2和图3，在一个实施例中，误差信号包括均衡器误差信号101，该误差信号由均衡器误差处理器102提供，以便生成用于提供均衡器控制误差信号的度量，例如，用于生成均衡器参数度量103。均衡器参数可以包括或不包括反馈环路。误差项处理器80可以对磁性读信号的输入抽样53进行延时105，以便使用来自抽样逻辑装置68的确定的抽样值106对磁性读信号的输入抽样53进行对准。作为例子，均衡器参数度量如果有对延时的敏感可以有少量的对延时的敏感，所以，由选择器71获得的中间比特序列从接近于PRML维特比检测器49的初始点扩展，从而使得中间比特更加准确。可选择的，如果没有涉及反馈环路，例如均衡器参数度量被定义为离线，则磁性读信号的输入抽样53和确定的抽样值106可以被存储，并且由存储的相关位置进行对准。

正如对本领域的技术人员所知道的，根据称为“LMS”(最小均方)算法的一种或多种算法设置均衡器的参数，有许多这种算法。在该算法中使用的误差项的例子包括：

LMS误差

$>>>lms>error>>=>>y>n>>->ver>>y>^>>n>>>>$

其中：

y＝接收到的抽样值

n＝接收到的抽样索引

参照图2和图3，在一个实施例中，误差信号包括经过处理的聚集112以提供误差信息的误差信号，例如，用于误差分析和/或校准。没有必要涉及反馈环路。如上所述，误差项处理器80可以对磁性读信号的输入抽样53进行延时115，以便使用来自抽样逻辑装置68的确定的抽样值116对磁性读信号的输入抽样53进行对准。因为没有反馈环路和对延时的敏感，所以由选择器71获得的中间比特序列从接近PRML维特比检测器49的输出56的初始点扩展，从而中间比特更加准确。可选择地，因为没有涉及反馈环路，磁性读信号的输入抽样53和确定的抽样值116可以被存储并由存储的相关位置进行对准。

可以由误差项处理器112计算的误差项的一个例子包括用于信噪比估算的均方误差：

由校准块进行信噪比(SNR)测量的MSE

$>>calibration>=>>>(>>y>n>>->ver>>y>^>>n>>)>>2>>>>$

其中：

y＝接收到的抽样值

n＝接收到的抽样索引

本领域的技术人员应当理解，许多可选择的度量可以从图2中来自抽样逻辑装置68的确定的抽样值116进行收集和利用，例如，通过图1中的控制器18，或通过主机20，或为离线使用在接口21处提供。

根据上述方法论的方法的通常实施例如图5中所示。

在一个实施例中，使用PRML维特比检测器的路径存储器的中间比特生成磁带读通道信号值。如上所述，PRML维特比检测器包括输入、路径度量、路径存储器和输出。

在步骤130，从PRML维特比检测器路径度量识别最大可能路径存储器状态。在图3中的实施例中，识别逻辑装置70对来自PRML维特比检测器的路径度量54的PRML维特比检测器49的最大可能路径存储器状态进行识别。在一个实施例中，识别逻辑装置70比较所有的PRML维特比检测器的路径度量，并且识别具有最大可能的路径度量。

在图5的步骤133中，获得步骤130中识别的最大可能路径存储器状态的中间比特序列，该中间比特序列从位于PRML维特比检测器的输出和输入的中间的路径存储器的初始点进行扩展。如上所述，中间比特序列可以预先选择并固定，或者可编程地进行选择。在图3的实施例中，抽样逻辑装置68的选择器71从PRML维特比检测器的路径存储器中获得比特序列。该比特序列从由识别逻辑装置70识别的路径存储器状态获得，并且该比特序列为识别的最大可能路径存储器状态的中间比特序列。

由选择器71获得的中间比特序列从位于PRML维特比检测器的输出和输入中间的初始点进行扩展。该初始点对应于磁性读信号的输入抽样的时间索引，该磁性读信号已经由PRML维特比检测器经过各种步骤进行处理以到达该初始点。作为一个例子，当PRML维特比检测器接收到该输入抽样时该输入抽样已经被处理，并且每次随后的输入抽样已经被接收。这样，沿着路径存储器的中间比特代表在PRML维特比检测器所分析的特定点上接收到的抽样的“数据”的序列。

在图5的步骤135中，确定对应于步骤133中获得的中间比特序列的抽样值。

步骤135中确定的抽样值可以用于许多用途。

一组例子包括生成误差信号。

在步骤140和141的例子中，误差信号包括增益误差信号(一个或多个)，在步骤141中由误差处理器提供该增益误差信号以便生成用于驱动增益控制反馈环路的度量。在步骤140中对磁性读信号的输入抽样进行延时，以便使用确定的抽样值对该磁性读信号的输入抽样进行对准。

在步骤150和151中的例子中，在一个实施例中，误差信号包括定时误差信号，在步骤151中由定时误差处理器提供该定时误差信号以便生成驱动定时控制反馈环路的度量。在步骤150中对磁性读信号的输入抽样进行延时，以便使用确定的抽样值对该磁性读信号的输入抽样进行对准。

在步骤160和161中的例子中，在一个实施例中，误差信号包括均衡器误差信号(一个或多个)，在步骤161中由均衡器误差处理器提供该均衡误差信号以便生成提供均衡控制误差信号(一个或多个)的度量，例如，生成均衡器参数度量。该均衡器参数可以包括或不包括反馈环路。在步骤160中，误差项处理器可以对磁性读信号的输入抽样53进行延时105，以便使用来自抽样逻辑装置68的确定的抽样值106对磁性读信号的输入抽样53进行对准。可选择地，如果没有包括反馈环路，例如均衡器参数度量将被定义为离线，则在步骤160中，磁性读信号的输入抽样和确定的抽样值可以被存储并由所存储的相对位置进行对准。

在步骤170和171的例子中，在一个实施例中，误差信号(一个或多个)包括所处理的在步骤171中进行聚集以提供误差信息的误差信号，例如，用于误差分析和/或校准。没有必要包括反馈环路。如上文所述，误差项处理器可以在步骤170中对磁性读信号的输入抽样进行延时，以便使用所确定的抽样值对磁性读信号进行对准。可选择地，因为没有包括反馈环路，所以磁性读信号的输入抽样和所确定的抽样值可以在步骤170中存储并且由所存储的相关位置对准。

本发明的逻辑和方法可以用本领域技术人员知道的任何适当形式实现。

本领域的技术人员应当理解，可以对所述方法的步骤进行修改，并且可以将步骤进行组合。另外，本领域的技术人员应当理解，可以采用与这里说明的不同的具体部件安排。

虽然对本发明的优选实施方式已经进行了详细的描述，但是明显示地，对一个本领域的技术人员而言，不脱离在下面的权利要求中的本发明的范围可以对于这些实施例做出修改和改进。