物理信息获取方法、物理信息获取设备和半导体器件

摘要

特别用于具有高分辨率的固态图像传感器中，不在控制线两端点的任意一个处驱动控制线，而是在控制线上的两个任意分开点处驱动控制线。优选地，在控制线上的两点可以被选择为驱动控制线的分开点，这两点离要在其中抑制相位偏移的范围的更近端点的距离等于该范围的总长度的1/4。在这种情况下，在离驱动点最远的点处的时间常数变成当在其两个端点处驱动控制线时产生的时间常数的1/4，并且为当从其一个端点处驱动控制线时产生的时间常数的1/16，并且因此，理论上，相位偏移可以减小到当在两端点处驱动或仅在一个端点处驱动控制线时产生的相位偏移的1/4或1/16。

说明书

相关申请的交叉参考

本发明包含涉及于2004年7月1日在日本专利局申请的日本专利申请JP2004-195502的主题，这里引入其整个内容作为参考。

发明领域

本发明涉及一种物理信息获取方法、一种物理信息获取设备和一种半导体器件。更具体地，本发明涉及一种从单元元件(unit-element)读取单元元件信号过程中的驱动控制技术，特别适于在半导体器件，诸如包括对诸如从外部入射的光或辐射的电磁波敏感的单元元件阵列的固态图像传感器中使用，并且能够输出表示被单元元件检测的物理量分布的电信号。

背景技术

在不同的应用中，为了检测物理量分布，广泛地使用包括单元元件(像素)的线性阵列或矩阵阵列的半导体器件，该单元元件(像素)对物理量，诸如压力或诸如从外部入射的光或辐射的电磁波的改变敏感。

例如，在视频装置中，使用固态图像传感器来检测在诸如光(其是电磁波的示例)的物理量中的改变，该固态图像传感器包括CCD(电荷耦合器件)型、MOS(金属氧化物半导体)型或CMOS(互补金属氧化物半导体)型的图像传感器装置。

在计算机装置中，在与压力有关的电特性或光特性改变的基础上，通过检测指纹图像，使用指纹识别装置来获得指纹信息。在这些设备中，通过单元元件(在固态图像传感器的情况下为像素)把物理量分布转换成电信号，并读出所得的电信号。

在一些固态图像传感器中，使用有源像素传感器，在该有源像素传感器中，用于放大的驱动晶体管设置在每个图像信号产生部分中，该图像信号产生部分产生与在电荷产生部分中产生的信号电荷相对应的图像信号。在许多CMOS固态图像传感器中使用这种结构。

在这样的有源固态图像传感装置中，为了读取图像信号，通过控制寻址依次选择设置在像素阵列部分中的单元像素，并且从各个单元像素读取信号。即，有源固态图像传感设备是寻址控制类型的固态图像传感器。

例如，在其中单元像素以矩阵阵列的形式设置的X-Y寻址型的有源像素传感器中，通过使用具有MOS结构的有源元件(MOS晶体管)将每个像素设置成具有放大能力。在这种结构中，在用作光电转换器件的光电二极管中积累的信号电荷(光电子)被有源元件放大并作为图像信息读出。

在这种类型的X-Y寻址固态图像传感装置中，例如，使用以二维矩阵阵列的形式设置的大量像素晶体管来形成像素阵列部分。对应于入射光的信号电荷的积累在逐线(逐行)基础上或逐个像素的基础上开始，且通过借助于寻址来访问像素，从各个像素依次读取对应于在每个像素中积累的信号电荷的电流或电压。在MOS型(和CMOS型)的固态图像传感装置中，例如，进行寻址，以便在逐线的基础上同时访问像素和从被访问的像素读取像素信号，即，在逐线的基础上从像素阵列部分读取像素信号。

在这种类型的某些固态图像传感装置中，为了适应在逐线的基础上访问像素阵列部分和从被访问线读取像素信号的读取机制，为各个垂直列设置模拟-数字转换器和/或其它信号处理单元。将这种结构称为列平行配置。将固态图像传感装置称作具有列平行配置的固态图像传感装置的列型固态图像传感装置，在所述固态图像传感装置中把CDS处理器或数字转换器设置在每一个垂直列中以便像素信号被依次读取和输出。

作为固态图像传感装置，诸如CCD或CMOS图像传感器的尺寸和成本降低的结果，已经广泛地使用了使用固态图像传感装置的多种类型的视频装置，诸如用于拍摄静态图像的数码相机，具有照相机的便携电话，和用于拍摄移动图像的视频摄像机。与CCD图像传感器相比，CMOS图像传感器可以以更低的功耗操作和以更低的成本生产，由此预期CMOS图像传感器可以代替CCD图像传感器而广泛应用。

近些年来，在半导体技术中取得了大的进展，并且，结果，实现了在固态图像传感装置的像素的数量上的增加。例如，具有几百个像素的固态图像传感装置现在是可得到的，并用在高分辨率的数码相机和电影摄像机中。

分辨率的增加导致了像素晶体管的数量增加。像素晶体管数量的增加和通过访问任意像素的能力而实现的功能的数量增加导致了用于控制像素信号读取的控制线长度的增加。这导致了加在连接到控制线的驱动器上的负载增加，并且也导致了相位偏移(skew)的增加，其是不能被忽略的。

例如，在CMOS图像传感器中，作为光电转换的结果而产生的电子积累在每个像素中，并且依次从由传感器控制单元(SCU)输出的地址控制信号指定的像素列(垂直列)中的像素读取像素信号。

更具体地，在靠近像素阵列部分的垂直扫描电路中设置地址译码器，并从地址译码器提供地址控制信号以依次选择像素。根据地址控制信号，垂直扫描电路通过驱动缓冲器为在驱动控制线上的预定点(特别地，可以将它们称作原始驱动点)提供多种控制信号(通常将它称作控制信号)。然后，控制信号去到像素晶体管，其通过驱动控制线连接到驱动控制线上的各自的驱动点，由此开启/关闭在特定的水平寻址位置处的像素晶体管。因此，地址译码器产生了表示要被选择的像素的地址的数据。

经过控制信号线传输多种控制信号，通过所述控制信号指定水平寻址位置，控制像素晶体管的开启/关闭，并且从以线为单位的像素输出的像素信号在水平方向上经过水平信号线(水平传输线)依次传输。当有大量的像素时，这些控制信号线和水平信号线延伸长的距离，其横跨整个像素阵列部分，并且，因此，在原始驱动点和连接每个像素的各个驱动点之间的间隔变得更长。因此，由沿着这些控制信号线或水平信号线的像素的位置上的差异而引起的相位偏移变得非常严重。

该相位偏移会引起在水平方向上寄生操作(shading operation)中或者在下一级传送数据到放大器的操作中时限裕度减小。因此，希望将相位偏移最小化到尽可能低的水平。

例如，使用如图10中所示的树形布置来在传感器中平均地分布驱动控制信号(时钟信号)。在这个布置中，电路总的相位偏移被在具有最长互连的第一级处产生的相位偏移支配。因此，希望最小化在第一级处的相位偏移。

广泛使用的使用一个或两个驱动缓冲器(像素驱动器)驱动相同线的技术，是在线的一端或两端处设置一个或两个驱动缓冲器，并使用驱动缓冲器驱动像素。

当利用连接到驱动控制线一端的一个驱动缓冲器(驱动器单元的示例)从一侧驱动像素时，在驱动缓冲器与像素之间的距离依赖于在线上的位置而极大地变化。因此，依赖于像素位置在像素中产生了驱动脉冲(相位偏移)到达时间中的差异。即，在靠近驱动缓冲器的像素和远离驱动缓冲器的像素之间产生了驱动脉冲到达时间的差异。这会使得不能读取像素信号或引起寄生信号(shading)。

当利用两个连接到驱动控制线的两端的驱动缓冲器(驱动器单元的示例)从两侧驱动像素时，从驱动缓冲器到像素的距离对线上的位置的依赖性比从一侧驱动像素的情况下的小。然而，即使当从两侧驱动像素时，距离的依赖性仍然很大。即，当从两侧驱动像素时，随着像素数量的增加和/或随着信号读取速率的增加，从位于该线中心处的像素读取信号变得更困难。当信号读取速率增加时，这是要解决的一个严重的问题。

发明内容

本发明提供了从半导体器件读取单元元件信号的第一物理信息获取方法，该半导体器件包括以特定顺序设置的单元元件，每个单元元件都具有用于输出表示所检测的物理量改变的单元元件信号的单元元件信号产生部分，其中在控制线上的分开点处，并且更优选地，在控制线上的多个分开点处，驱动用于驱动单元元件从各个单元元件读取单元元件信号的控制线。

本发明提供了第二物理信息获取方法，其中在原始驱动点驱动控制线，其导致了在控制线上的任意驱动点处的负载电容和在任意驱动点与连接到原始驱动点的驱动器单元之间的线电阻(line resistance)的乘积的最大值减小。通过基于时间常数确定驱动控制线的位置，能够选择最佳点，在该点处即使在线电阻和负载电容分布得不均匀的情况下也能驱动控制线。

本发明还提供了一种物理信息获取设备，包括在以上述方式确定的最佳点处驱动控制线的驱动控制单元。

本发明还提供了一种半导体器件，包括在以上述方式确定的最佳点处驱动控制线的驱动控制单元。

附图简述

图1是示出CMOS固态图像传感器(CMOS图像传感器)的框图，所述CMOS固态图像传感器是根据本发明实施例的半导体器件的示例。

图2A和2B是示出在图1中示出的固态图像传感器中使用的单元像素的结构的示例的图。

图3是示出根据本发明第一实施例的相位偏移减小布置(layout)技术的图。

图4A和4B是示出仅在其一端点处驱动控制线的比较示例的图。

图5A和5B是示出在其两端点处驱动控制线的比较示例的图。

图6是示出当根据传统技术在两端点处设置驱动点时产生的模拟相位偏移和当使用两个分开点的平均驱动方法驱动控制线时产生的模拟相位偏移的图。

图7是示出根据本发明第二实施例的相位偏移减小布置技术的图。

图8是示出根据本发明第三实施例的相位偏移减小布置技术的图。

图9是示出根据本发明第四实施例的相位偏移减小布置技术的图。

图10是示出树形结构布置的图。

具体实施方式

下面参考实施例结合附图进一步详细地描述本发明。在下述实施例中，通过示例的方式，使用其像素全部由NMOS或PMOS器件构成的CMOS图像传感器装置来构造X-Y寻址类型的固态图像传感器。

注意到图像传感器装置并不局限于MOS型的图像传感器装置，但是本实施例和后面描述的其它实施例可以应用到包括一维或二维元件阵列的任何半导体器件，该元件对从外部入射的电磁波，诸如光或辐射敏感。

《固态图像传感器的结构》

图1示出了CMOS固态图像传感器(CMOS图像传感器)，其是根据本发明实施例的半导体器件的示例。这种CMOS固态图像传感器也是根据本发明实施例的电子器件的示例。

注意到图1示出了电路结构的示例，但是图1的目的并不是限定每个功能单元的位置，并且在后面将会详细地描述根据本实施例放置驱动缓冲器(像素驱动器)的方式。

固态图像传感器1具有像素阵列部分，其中每一个都包括用于输出对应于入射光强度的电信号的光电转换器件，诸如光电二极管(其是电荷产生部分的示例)的多个像素沿着行和列(以两维阵列的形式)设置。电压信号从各个像素输出并供给数据处理单元，诸如以平行列方式设置的CDS(相关双重取样)单元和模拟-数字转换器(ADC)。

在这里，“以平行列方式设置”意思是：以基本平行的方式在对应于各个垂直列的位置设置多个CDS单元和ADC，其中沿着所述垂直列延伸垂直的信号线19。CDS单元和ADC可以仅仅被设置在邻近一侧的区域中，该侧垂直于像素阵列部分10的列(其是如图1所示的下侧)，或它们可以被设置在邻近像素阵列部分10两侧的区域中，以使得一些CDS单元和ADC被设置在两个区域的一个中(在图1下面的区域中)，并且剩下的CDS单元和ADC被设置在另一个区域(图1上面的区域中)。在后面的情况下，希望将在行方向上进行扫描(水平扫描)的水平扫描单元分成两部分，并把它们设置在邻接像素阵列部分10的下侧和上侧的两个各自区域中，以使得它们可以独立地操作。

列型是一个典型示例，其中以平行列的方式在与各个垂直列对应的位置将CDS单元和ADS设置在被称作列区域的、图像传感部分的区域中，以使得通过这些CDS单元和ADS依次将信号读取到外部。设置CDS单元和ADS的方式并不局限于上述在列型中使用的方式，而是可以设置CDS单元和ADS以使得一个CDS单元和一个ADS被分配到预定数量的(例如，两个)邻接的垂直信号线19(垂直列)，或使得一个CDS单元和一个ADS被分配到每N(正整数)垂直信号线19(垂直列)。

在除了列型之外的上述结构中，多个垂直信号线19(垂直列)共用一个CDS单元和一个ADS。为此，设置选择开关以使得从像素阵列部分10的多个信号线19(垂直列)供给的像素信号通过选择开关被依次选择，并将选择的像素信号供给一个CDS单元和一个ADS。根据在下一级中进行的处理，用于存储输出像素信号的存储器是必要的。

在任何情况下，与在每个单元像素中进行相似的信号处理的情况相比，用于多个垂直信号线19(垂直列)的一个CDS单元和一个ADS的使用和在以像素列为单位读取像素信号后对各自像素信号进行的信号处理，使得能够以更简单的形式构造每个单元像素，并且由此能够增加图像传感器的像素数量、减小器件尺寸和减小成本。

由于以平行列方式设置的多个信号处理器可以同时处理一行的像素信号，所以如果通过设置在输出电路或设置在器件外部的仅仅一个CDS单元和一个ADS顺序处理像素信号，则与需要的操作速度相比，允许信号处理器以更低的速度工作。这是有利的，原因在于信号处理器可以以更低的功耗和更窄的带宽操作，以及该信号处理器产生更小的噪声。相反地，当允许相同的功耗和相同的带宽时，能够提高传感器的整体工作速度。

在列型的情况下，除了在通过低速工作而得到的低功耗、窄带宽和低噪声方面的优点之外，还有另一个优点，即不需要列选择开关。在下面描述的实施例中，除非另有说明，否则假定图像传感器是列型的。

如图1所示，根据本实施例的固态图像传感器1包括像素阵列部分(图像传感部分)10、驱动控制单元7、列处理器26和输出电路28，列处理器26包括设置在邻接像素阵列部分10和列开关(未示出)下侧(如图1所示)的区域中的CDS单元26a。

列处理器26用作标准图像处理系统的主要部分，用于在通过像素阵列部分10得到的图像信号的基础上进行与标准图像的产生相关的信号处理。

根据需要，在CDS单元26a的前级或后级中，可以将具有信号放大能力和/或AD(模拟-数字)转换器的AGC(自动增益控制)电路设置在与列处理器26相同的半导体区域中。在AGC电路设置在CDS单元26a之前的级中的情况下，该AGC电路是模拟型的。另一方面，当AGC电路设置在CDS单元26a之后的级中时，该AGC电路是数字型的。如果简单地放大n位数字数据，有可能半音质量(halftone quality)出现恶化。为了避免上述问题，希望首先放大模拟信号，然后将所得的信号转换成数字形式。

驱动控制单元7具有用于顺序地从像素阵列部分10读取图像信号的控制电路。更具体地，例如，驱动控制单元7包括用于控制列寻地和列扫描的水平扫描电路(列扫描电路)12、用于控制行寻址和行扫描的垂直扫描电路(行扫描电路)14、和具有产生内部时钟信号能力的通信/定时控制器20。水平扫描电路12包括用于从列处理器26或处理单元27读取图像信息的水平驱动控制器(水平读取扫描电路)。

使用与在半导体集成电路产品中使用的相似技术以集成形式将上述驱动控制单元7的元件和像素阵列部分10一起形成在单晶硅等的半导体区域中，以便得到根据本发明的半导体系统的示例的固态图像传感装置(图像传感装置)。

在本发明的本实施例中，垂直扫描电路14包括多个垂直扫描电路(在图1示出的示例中，为第一垂直扫描电路14a、第二垂直扫描电路14b和第三垂直扫描电路14c)，垂直扫描电路14用于依次地在像素阵列部分10中选择单元像素3，并通过从像素阵列部分10的两侧或从像素阵列部分10的任意中间位置驱动单元像素3，把从像素阵列部分10的每个单元像素3读取的图像信号供给列处理器26。

典型地，使用第一垂直扫描电路14a和第二垂直扫描电路14b来从像素阵列部分10的左端或右端驱动控制线，并且使用第三垂直扫描电路14c来驱动控制线上的任意分开点。

虽然为了简单起见在图1中仅仅示出了一些行和列，但实际的固态图像传感器包括更大数量的行和列，并且在每行或列中有几万或几千个单元像素3。每个单元像素3包括用作光传感器的光电二极管(电荷产生部分)和包括半导体元件(例如，晶体管)的像素放大器以进行放大。

每个单元像素3经过用于选择行的行控制线15连接到垂直扫描电路14上，以及通过垂直信号线19连接到用于输出标准图像的列处理器26。注意到术语“行控制线15”通常指从垂直扫描电路14延伸到像素的所有控制线。

该通信/定时控制器20控制从多个垂直扫描电路14(14a、14b和14c)输出的驱动脉冲的定时，以使得将驱动脉冲与从各自垂直扫描电路14的输出端子基本上同时地输出到行控制线15。

垂直扫描电路14(14a、14b和14c)和水平扫描电路12每一个都具有译码器，并响应从通信/定时控制器20供给的控制信号CN1(CN1a、CN1b或CN1c)或CN2开始读取要被处理的像素信号。因此，通过每个行控制线15传输多种用于驱动单元像素3的驱动控制脉冲(诸如复位脉冲RST、传送控制脉冲TX、DRN控制脉冲DRN和垂直选择脉冲SEL)。

垂直扫描电路14(14a、14b和14c)和通信/定时控制器20形成了单元元件信号选择控制器(垂直驱动控制器)，该单元元件信号选择控制器指定各自要处理的单元像素3的位置，并将像素信号从在指定位置的各自单元像素3读取到列处理器26。

通信/定时控制器20包括(虽然未示出)用作定时发生器TG(其是读取地址控制器的一个示例)的功能模块，该功能模块提供在多个部分的操作中需要的时钟信号或定时脉冲，并且还包括用作通信接口的功能模块，该功能模块通过端子5a接收主时钟CLK0和通过端子5b接收表示工作模式等的数据DATA，并输出包括与固态图像传感器1相关的信息的数据。

例如，为水平译码器提供水平地址控制信号，并为垂直译码器提供垂直地址控制信号，并且每个译码器根据接收的水平或垂直地址控制信号选择行或列。

为了实现从以两维矩阵形式设置的单元像素3中的图像信号的高速读取，希望扫描单元像素3，以使得以行为单位访问单元像素3，并且获得在列方向上从访问的单元像素3输出的模拟像素信号，然后将获得的模拟像素信号在行方向上输出到外部电路。代替以上述方式扫描单元像素3，通过指定其地址可以直接访问任意的单元像素3，以从指定的单元像素3中读取必要信息。

垂直扫描电路14提供脉冲以选择一行像素阵列部分10。更具体地，第一垂直扫描电路14a、第二垂直扫描电路14b和第三垂直扫描电路14c中每个都具有包括垂直译码器(垂直移位寄存器)142且还包括驱动缓冲器(像素驱动)(未示出)的垂直驱动电路144，该垂直译码器142指定从其读取像素信号的行的垂直位置，该驱动缓冲器缓冲从垂直译码器142接收的信号并将驱动控制脉冲提供给对应于由垂直译码器142指定的行的行控制线15，以驱动在指定行上的单元像素3。除了信号读取操作中的行选择之外，垂直译码器142还用于在电子模板(electronic shuttering)操作中选择行。

该水平扫描电路12与低速时钟CLK2同步地依次选择列处理器26的功能部分，并把从列处理器26的各自功能部分输出的信号提供给水平信号线18(水平输出线)。水平扫描电路12包括水平译码器122，该水平译码器122指定从其读取像素信号的列的水平方向上的位置(即，指定列处理器26中的CDS单元26a)，并且还包括水平驱动电路124，该水平驱动电路124根据从水平译码器122提供的读取地址把从列处理器26输出的信号传输给水平信号线18。

在像素信号通过列处理器26(更具体地，通过各自的CDS单元26a)转换成数字形式的情况下，需要与通过列处理器26处理的位数n(正整数)一样多的水平信号线18。例如，当n＝10时，需要十条水平信号线18。

在以上述方式构造的固态图像传感器1中，把从在各自垂直列中的单元像素3输出的图像信号经过垂直信号线19供给列处理器26的CDS单元26a。

在标准图像产生/输出系统中，将来自像素阵列部分10的图像信号传输到位于像素阵列部分10下侧的列处理器26，如图1中所示。在从像素阵列部分10的图像信号的传输中，通过垂直扫描电路14同时选择在一个水平行上的所有像素，并且同时平行地输出各自垂直列的像素信号。即，以平行列模式输出像素信号。

列处理器26的CDS单元26a对经过垂直信号线19输入的电压形式的图像信号进行CDS处理。更具体地，从像素信号Vsig(表示入射光的强度)中减去了在复位像素后立即得到的信号电平(表示噪声电平)，由此去除了噪声信号分量，诸如固定模式噪声(FPN)或来自像素信号的复位噪声。

在通过列处理器26进行CDS处理后，经过水平选择开关(列开关)把所得的图像信号传输给水平信号线18，并进一步传输到输出电路28，该水平选择开关由从水平扫描电路12提供的水平选择信号驱动。在标准模式下进行的上述处理是已知的(例如，在ISSCC/2000/SESSION6/CMOS IMAGESENSORS WITH EMBEDDED PROCESSORS/6.1(2000 IEEE InternationalSolid-State Circuits Conference可以找到更进一步的详细描述))，因此省略了其进一步的详细描述。

在以上述方式构造的固态图像传感器1中，通过第一垂直扫描电路14a、第二垂直扫描电路14b和第三垂直扫描电路14c驱动各自像素，以使得将从各自垂直列中的像素输出的图像信号在逐行的基础上从像素阵列部分10供给到列处理器26，并以标准帧速率输出到外部电路，在像素阵列部分10中用作电荷产生部分的光电传感器以矩阵阵列的形式设置。

结果，将由从在像素阵列部分10中以矩阵阵列形式布置的各自光电传感器(光电转换器件，诸如光电二极管)输出的一组像素信号组成的一帧图像作为图像信号S0从输出电路28输出到外部电路100。

外部电路100包括用于将从输出电路28输出的模拟图像信号S0转换成数字图像数据D0的模拟-数字(A/D)转换器，并且还包括用于对从A/D转换器输出的数字图像数据进行数字信号处理的数字信号处理器(DSP)。数字信号处理器对图像数据进行颜色分离，并进一步对该图像数据RGB进行其它信号处理，由此产生表示被输出到监测器的R(红)、G(绿)和B(蓝)图像分量的图像数据RGB。数字信号处理器具有功能模块，用于压缩要存储在存储介质中的图像数据。

外部电路100还包括用于把从数字信号处理器输出的数字图像数据转换成模拟图像信号的数字-模拟(D/A)转换器。将从D/A转换器输出的图像信号供给显示装置，如液晶显示器。用户在观看显示在显示装置上的图像的时候，可以进行多种操作。

虽然在本实施例中，作为根据本发明的物理信息获取设备(在广义上)的一个示例的固态图像传感器1，通过在单个电路板或单个半导体衬底上形成像素阵列部分10和物理信息获取设备(在狭义上)而实现，但该固态图像传感器1可以以各种其它方式构造，该像素阵列部分10是作为半导体器件的一个示例的图像传感器的主要部分，并且该物理信息获取设备包括驱动像素阵列部分10的驱动控制单元7，并且还包括列处理器26，用于对从像素阵列部分10输出的图像信号进行信号处理。例如，像素阵列部分10和其它部分可以分开地形成。在这种情况下，使用驱动控制单元7和列处理器26构造物理信息获取设备。

《像素结构》

图2示出了单元像素3结构的一个示例和在图1中所示的固态图像传感器1中使用的驱动器单元与像素晶体管的关系。在图2所示的示例中，在像素阵列部分10中的每个单元像素(像素单元)3的结构与普通CMOS图像传感器的单元像素的结构类似，并且利用四个晶体管构造每个单元像素3。注意到单元像素3的构造并不局限于这里采用的4-晶体管结构，也可以采用其它的构造，诸如在日本专利第2708455号中公开的3-晶体管结构，只要单元像素3的构造使得它形成CMOS图像传感器阵列就行。

对于在像素内的放大器，例如，可以使用浮置扩散放大器(floatingdiffusion amplifier)。更具体地，例如，可以使用读取选择晶体管、复位晶体管、垂直选择晶体管和源跟随器形式的放大晶体管实现在CMOS传感器中广泛使用的4-晶体管结构，该读取选择晶体管是连接到电荷产生部分的电荷读取部分(传送栅极/读取栅极)的一个示例，复位晶体管是复位栅极的一个示例，而放大晶体管是用于检测浮置扩散层的电压变化的检测元件的示例。

例如，在图2(A)中示出的4-晶体管结构中，使用电荷产生部分32、读取选择晶体管(传送晶体管)34、作为复位栅极示例的复位晶体管36、垂直选择晶体管40和源跟随器形式的放大晶体管42形成了单元像素3，其中电荷产生部分32用于把入射光转换成电荷并存储所得的电荷，读取选择晶体管34连接到电荷产生部分32并且是电荷读取元件(传送栅极/读取栅极)的一个示例，而该放大晶体管42是用于检测浮置扩散层38的电压改变的检测元件的一个示例。

该单元像素3包括浮置扩散放大器(FDA)形式的图像信号产生部分5，该浮置扩散放大器由浮置扩散层38形成，该浮置扩散放大器是具有电荷累加功能的电荷注入部分的一个示例。浮置扩散层38是具有寄生电容的扩散层。

读取选择晶体管(第二传送元件)34由传输驱动缓冲器250经过传输线(读取选择线TX)55驱动。通过复位驱动缓冲器252经过复位线(RST)56驱动复位晶体管36。通过选择驱动缓冲器254经过垂直选择线(SEL)52驱动垂直选择晶体管40。这些驱动缓冲器由第一垂直扫描电路14a或第二垂直扫描电路14b独立地驱动。

在图像信号产生部分5中的复位晶体管36的源极连接到浮置扩散层38，且其漏极连接到电源VDD。对于复位晶体管26的栅极(复位栅极RG)，通过复位驱动缓冲器输入复位脉冲RST。复位晶体管36用于复位输出电路28的电压。

垂直选择晶体管40的漏极连接到放大晶体管42的源极，其源极连接到像素线51，且它的栅极(垂直选择栅极SELV)连接到垂直选择线52。该连接并不局限于这个示例，但垂直选择晶体管40的电极可以以其它方式连接。例如，垂直选择晶体管40的漏极可以连接到电源VDD，源极可以连接到放大晶体管42的漏极，且栅极可以连接到垂直选择线52。

垂直选择信号SEL施加到垂直选择线52上。放大晶体管42的栅极连接到浮置扩散层38，它的漏极连接到电源VDD，并且它的源极通过垂直选择晶体管40的漏极连接到像素线51，并进一步连接到垂直信号线19。

在这个4-晶体管结构中，因为浮置扩散层38连接到放大晶体管42的栅极，放大晶体管42经过像素线51将与浮置扩散层38相应的电压信号(在下文中，称作FD电压)输出到垂直信号线53(19)。

复位晶体管36复位浮置扩散层38。读取选择晶体管(传送晶体管)34将电荷产生部分32中产生的信号电荷传输到浮置扩散层38。为了选择连接到垂直信号线19的许多像素中的一个，在保持其它垂直选择晶体管40为关闭状态时，开启连接到要被选择的像素的垂直选择晶体管40。结果，选择的像素连接到垂直信号线19，并且从选择的像素输出的信号通过垂直信号线19输出。

另一方面，如果采用使用电荷产生部分和三个晶体管的3-晶体管结构，能够减小由在单元像素3中的晶体管占用的面积，并因此能够减小单元像素3的总尺寸(例如，参考日本专利第2708455号)。

例如，如图2B所示，单元像素3可以被形成在使用电荷产生部分32(例如，光电二极管)、连接到漏极线(DRN)的放大晶体管42和用于复位电荷产生部分32的复位晶体管36的3-晶体管结构中，该电荷产生部分32用于通过光电转换产生对应于入射光的信号电荷，放大晶体管42用于放大对应于由电荷产生部分32产生的信号电荷的信号电压。读取选择晶体管(传送栅极)34设置在电荷产生部分32和放大晶体管42的栅极之间，其通过垂直扫描电路14(未示出)经过传输线(TRF)55驱动。

放大晶体管42的栅极和复位晶体管36的源极经过读取选择晶体管34连接到电荷产生部分32，且复位晶体管36的漏极和放大晶体管42的漏极连接到漏极线。放大晶体管42的源极连接到垂直信号线53。

通过传输驱动缓冲器250经过传输线55驱动读取选择晶体管34。通过复位驱动缓冲器252经过复位线56驱动复位晶体管36。

传输驱动缓冲器250和复位驱动缓冲器252利用在0V的参考电压和电源电压之间的电压摆动进行操作。因此，供给像素中的读取选择晶体管34的栅极的低电平电压等于0V。

在具有3-晶体管结构的该单元像素3中，如同具有4-晶体管结构的单元像素3中一样，因为浮置扩散层38连接到放大晶体管42的栅极，所以从放大晶体管42输出到垂直信号线53的信号具有与浮置扩散层38的电压相对应的电压。

连接到复位晶体管36的复位线(RST)56在行方向上延伸。该漏极线(DRN)57共同连接到几乎所有的像素。通过漏极驱动缓冲器(在下文中，称为DRN驱动缓冲器)240驱动漏极线57。通过复位驱动缓冲器252驱动复位晶体管36以控制浮置扩散层38的电压。

虽然在图2(B)中，在行方向上分开了漏极线57，一行中的漏极线57实际上共同彼此连接，以使得同时驱动在行上的所有像素。把由电荷产生部分32(光电转换器件)产生的信号电荷经过读取选择晶体管34传输到浮置扩散层38。

在3-晶体管结构中，不像4-晶体管结构，单元像素3没有串连到放大晶体管42的垂直选择晶体管40。不是通过开启选择晶体管，而是通过控制FD电压进行选择连接到垂直信号线53的许多像素的一个。FD电压通常处于低电平。如果要被选择的像素的FD电压升到了高电平，则将从所选择像素输出的信号供给垂直信号线53。其后，所选择像素的FD电压回到低电平。对于一行中的所有像素同时进行这种处理。

更具体地，如下所述控制FD电压。1)为了使要被选择行的FD电压上升到高电平，经过在要被选择行中的复位晶体管36将漏极线57上升到高电平，以使FD电压升高到高电平，和2)通过将漏极线57降低到低电平使选择行的FD电压回到低电平，由此通过在要被选择行中的复位晶体管36使FD电压降低到低电平。

在上述操作中，当漏极驱动缓冲器240驱动漏极线57时，加在漏极驱动缓冲器240上的负载变得比当传输驱动缓冲器250驱动传送栅极线55时加在传输驱动缓冲器250上的负载更大，该传送栅极线55是另一个驱动线，并且比当复位驱动缓冲器252驱动复位栅极线56时加在复位驱动缓冲器252上的负载更大，并且因此依赖于线上位置的、用作负载的相位偏移变得比在传送栅极线55或复位栅极线56上的相位偏移更大。

包括在单元像素3中的每个晶体管34、36和40，由驱动缓冲器通过驱动控制线52、55、56和57驱动。

驱动控制脉冲被传输到具有驱动器单元的驱动控制线，该驱动器单元连接到驱动控制线的预定点，如图2(c)中所述。然后，驱动控制脉冲到达像素晶体管，其经过驱动控制线连接到驱动控制线上的任意点。作为一个整体的驱动控制线是由驱动器单元驱动的目标，并且在驱动控制线上的所有点都可以是驱动点。

《改进方法的概念》

在本实施例中，当通过驱动像素阵列部分10的每个单元像素3读取像素信号时，在控制线的特定范围内的特定点处(或在多个点处)驱动控制线，该控制线包括在像素区域10的基本有效区域内，其中通过驱动缓冲器(驱动器单元)抑制相位偏移，以使得由像素加在驱动缓冲器上的负载减小并变得均匀(位置对负载的依赖被降低)。

为了获得上述目的，在任意分开点(更优选地，在多个分开点)通过驱动缓冲器(像素驱动器)驱动控制线。根据需要，还在控制线的一端或两端驱动控制线。

为了在分开点驱动控制线，在任意的分开点将驱动缓冲器连接到控制线，该控制线在像素阵列部分10中延伸，并且在与从控制线的一端点或两端点供给驱动控制脉冲的相同的定时经控制线从驱动缓冲器提供驱动控制脉冲。在连接到驱动器单元的驱动控制线上的分开点是原始驱动点。

设置要沿着其抑制相位偏移的控制线和驱动缓冲器，以使处于要在其中抑制相位偏移的有效范围内的驱动控制线上的分开点(原始驱动点)与任意点之间的负载电容和线电阻的乘积的最大值，比在相关技术(一端驱动或两端驱动)的驱动方法的更小，并且优选地，使乘积的最大值为局部最小值或基本上为局部最小值。下面参考具体的示例描述技术的详细内容。

<第一实施例>

图3示出了根据本发明的第一实施例的、设置驱动缓冲器以减小相位偏移(在下文中，本技术称作相位偏移减小布置技术)的方式。图4示出了在一端进行驱动的比较示例，而图5示出了在两端进行驱动的另一个比较示例。

当与在图4(A)中所示的结构的情况下相同，仅在像素阵列部分10的一侧设置垂直驱动电路144(即，驱动缓冲器BF)时，随着像素数量的增加而负载也增加以获得更高的分辨率。负载的增加导致了在靠近驱动缓冲器的像素和远离驱动缓冲器的像素之间的读取时间中差异的增加。这会使得正确读取像素信号很困难，并导致寄生信号或噪声。

如果如图4(B)所示，总的线电阻用R表示，而总的寄生电容用C表示，则当在一端进行驱动时，用于距离驱动点最远的点的时间常数τa由等式(1)给出：

[式1]

τa＝RC    (1)

“最远点”指在控制线上的点，从其到原始驱动点的距离最大，在该原始驱动点处驱动缓冲器连接到控制线。当均匀地分布线电阻和负载电容时，时间常数(线电阻×负载电容)在最远点处变得最大，并且时间常数的最大值通过正确地选择驱动控制线的点而被最小化。

如图5(A)所示，使上述问题变得简单的一种技术是在像素阵列部分10的左侧和右侧上设置垂直驱动电路144(驱动缓冲器)，并从像素阵列部分10的两侧驱动连接到像素的控制线，由此减小加在每个驱动缓冲器上的负载。

在这种情况下，如图5(B)所示，如果把总的线电阻表示为R，而总的寄生电容表示成C，则在离两个驱动点(端点)最远的点(在控制线的中心)处的线电阻和寄生电容分别用R/2和C/2给出，并且由此当在两端驱动控制线时，在距驱动点最远的点处的时间常数τb由等式(2)给出。因此，理论上，相位偏移可以减小到在一端驱动控制线时的1/4。

[式2]

τb＝R/2×C/2＝RC/4    (2)

然而，当在两端处驱动控制线时，以最大的延迟驱动位于控制线中心的像素，尽管这个延迟比在一端驱动控制线时出现的延迟更小。当需要以更高速度读取像素信号时，这是一个要解决的严重问题。

鉴于上述情况，在如图3所示的第一实施例中，代替在两端驱动控制线，在控制线上的两个分开点处驱动控制线，所述分开点距离在其中相位偏移被最小化的范围的更近端的距离等于该范围总长度的1/4。在下文中，该驱动方法将称作两分开点相等驱动方法(two-dividing-point equal driving method)。

在这个驱动方法中，如果把总的线电阻用R表示，而总的寄生电容表示为C，则在离各自驱动点(在这个具体的示例中，在控制线的两端处和在控制线的中心处)最远的点处的线电阻和寄生电容分别用R/4和C/4给出，并且因此，在“两个分开点相等驱动方法”中离驱动点最远的点处的时间常数τc由等式(3)给出。从等式(3)，可以看出时间常数是两端驱动方法中的时间常数的1/4，且是一端驱动方法中的时间常数的1/16。

[式3]

τc＝R/4×C/4＝RC/16    (3)

即，当原始驱动点设在离线的较近端的距离是线的总长度的1/4的点处时，理论的相位偏移减小到在图4中示出的一端驱动方法中的相位偏移的1/16，以及图5中示出的两端驱动方法中的1/4。

用于在分开点驱动控制线的驱动缓冲器不是必须设置在垂直扫描电路14c内。更优选地，它们可以设置在垂直扫描电路14a和14b的至少一个内，并且分开点可以经过朝着控制线的一端或两端与金属控制线平行地延伸的连接线连接到各自的驱动缓冲器。

这是因为当驱动包括多个在行方向上延伸的控制线的2维传感器时，如果驱动缓冲器被设置在位于邻接像素阵列部分10上侧的区域中的第三垂直扫描电路14c中，则从驱动缓冲器到行的距离依赖于行而改变，由此特性也依赖于行而改变。即，产生新的相位偏移。另一方面，在驱动缓冲器被设置在垂直扫描电路14a和14b中且驱动点经过与控制线平行延伸的连接线连接到各自驱动缓冲器的情况下，所有行都具有相等的特性。

图6示出了当根据传统技术将原始驱动点设置在两端点处时在节点b0和b1处产生的模拟相位偏移、以及当将原始驱动点设置在两个分开点处时在节点c0和c1处产生的模拟相位偏移。

在这个模拟中，参数设置如下。

1)总的线电阻：R＝1.3kΩ

2)总的寄生线电容：C＝1.5pF

3)驱动缓冲器尺寸：适当地设置以便能够驱动线。

如从图6可以看出，在节点b0和b1之间的相位偏移是250ps，而在节点c0和c1之间的相位偏移是70ps，其是在节点b0和b1之间的1/4(当在0.5Vdd测量相位偏移时)。这意味着，理论上，通过采用两分开点相等驱动方法可以减小相位偏移。

<第二实施例>

图7示出了根据本发明第二实施例的相位偏移减小布置技术。在这个第二实施例中，控制线的两端没有用作原始驱动点，而是将原始驱动点设置在控制线的三个分开点处，以使离各自驱动点最远的点在要在其中抑制相位偏移的范围内基本均匀分布。在下文中，这个驱动方法将被称作“三分开点相等驱动方法”。

为了设置三个原始驱动点，以使离各自原始驱动点最远的点在要在其中抑制相位偏移的范围内基本均匀分布，如图7中所示，在离相应原始驱动点最远的点之间的距离设置为控制线的总长度的1/6。

在这种情况下，如果总的线电阻表示为R，而总的寄生电容表示为C，则在离各自的原始驱动点最远的点处的线电阻和寄生电容分别用R/6和C/6表示，并且由此在“三分开点相等驱动方法”中的时间常数τd由等式(4)给出。从等式(5)，可以看出时间常数τd是在两端驱动方法中的时间常数的1/9，是一端驱动方法中的时间常数的时间常数的1/36。

[式4]

τd＝R/6×C/6＝RC/36    (4)

即，当采用“三分开点相等驱动方法”时，理论相位偏移减小到图4中示出的一端驱动方法的相位偏移的1/36，和图5中示出的两端驱动方法中的相位偏移的1/9。

如上所述，在第一和第二实施例中，控制线的两端没有用作原始驱动点，而是设置多个原始驱动点以使得离各自原始驱动点最远的点在要在其中抑制相位偏移的范围内平均分布。从这两个实施例可以看出，随着分开点数量的增加，相位偏移会进一步减小。

当仅在一个分开点驱动控制线时，相位偏移变得等于当从其两端驱动控制线时产生的相位偏移。然而，即使在这种情况下，分开点驱动方法也具有如下优势：通过仅使用一个驱动缓冲器就能得到类似于当使用两个驱动缓冲器在两端驱动控制线时产生的相位偏移的相位偏移。

<第三实施例>

图8示出了根据本发明第三实施例的相位偏移减小布置技术。在该第三实施例中，除了在控制线上的三个原始驱动点，其中的两个位于离控制线的更近端的距离是控制线总长度的1/4的点处，而其另一个位于控制线的中心处，原始驱动点设置在控制线的两个各自的端点处。在下文中，该驱动方法将被称作“两端和三分开点相等驱动方法”。

在这种情况下，如图8所示，如果总的线电阻表示为R，而总的寄生电容表示为C，则在离各自原始驱动点最远的点处的线电阻和寄生电容分别表示为R/8和C/8，并且因此在“两端和三分开点相等驱动方法”中的时间常数τe由等式(5)给出。由等式(5)，可以看出，时间常数τe是在两端驱动方法中的时间常数的1/16，并且是一端驱动方法中的时间常数的1/64。

[式5]

τe＝R/8×C/8＝RC/64    (5)

即，当采用“两端和三分开点相等驱动方法”时，理论的相位偏移减小到图4示出的一端驱动方法中的相位偏移的1/64和图5示出的两端驱动方法中的相位偏移的相位偏移的1/16。与根据第二实施例的“三分开点相等驱动方法”相比可以看出，不仅在端点处驱动控制线，而且还在分开点处驱动控制线，可以减小在中心范围内的延迟。

虽然在该第三实施例中，除了设置在控制线的两个各自端点处的两个原始驱动点之外，原始驱动点设置在控制线上的三个分开点处，其中的两个位于离控制线的更近端的距离是控制线总长度的1/4的点处，而另一个位于控制线的中心处，用作原始驱动点的控制线上的分开点数量并不局限于三个，而是原始驱动点可以被设置在任意数量的分开点处。

一端或两端是否用作原始驱动点，和/或有多少分开点被用作原始驱动点可以根据像素的数量、需要的响应速度、负载电阻和负载电容等而确定。除了主控制线之外，可以使用一个或更多辅助控制线，以在以更小的相位偏移进行驱动的范围内驱动像素。

当线电阻和负载电容均匀分布时，希望设置原始驱动点以使得离各自原始驱动点最远的点在要在其中抑制相位偏移的范围内均匀(对称)地分布。

然而，可以设置原始驱动点以使得最远的点不均匀分布。即使在这种情况下，如果选择原始驱动点的位置以使得线电阻和线电容的乘积(时间常数)变得对所有最远的点相等，就能够实现与当原始驱动点被设置以便最远点平均地分布(参见后面描述的第四实施例)时而实现的相位偏移相似的相位偏移的减小。

例如，当原始驱动点设置在除了两端点之外的一个分开点上时，设置分开点的位置以使得原始驱动点到离原始驱动点最远的点的距离是控制线总长度的1/4。为此，分开点的位置被设置为控制线的中心。即，准备两条控制线，其中一条连接到线上的所有像素，而其另一条仅连接到中心范围内的像素。仅仅连接到中心范围内的像素的控制线具有小的负载电容，该负载电容由用作负载的像素晶体管电容产生，并且由此，施加到这个控制线的驱动脉冲可以比施加到连接所有像素的控制线上的驱动脉冲更加陡峭地上升。上升时间可以与从在其两端点驱动控制线的驱动缓冲器输出的驱动脉冲的上升时间一样小。

替代使用两端点和一个或更多分开点作为原始驱动点，仅一个端点和一个或更多分开点可以用作原始驱动点。例如，当仅一个端点和一个分开点用作原始驱动点时，设置分开点的位置以使得在分开点和没有被选择作为原始驱动点的端点之间的距离等于控制线总长度的1/3。

<第四实施例>

图9示出了根据本发明第四实施例的相位偏移减小布置技术。在该第四实施例中，控制线的两端没有用作原始驱动点，而是将原始驱动点设置在控制线上的分开点处，以使得离原始驱动点最远的点以不相等的间隔分布，并且使得线电阻和线电容的乘积(时间常数)变得对所有最远点相等。在下文中，该驱动方法将被称作“不等驱动方法”。

当线电阻和线电容不均匀分布时，如果驱动缓冲器设置在使得由线电阻和线电容的乘积给出的时间常数τf对于所有最远点相等的位置，则能够实现与根据本发明的第一至第三实施例之一实现的相位偏移的减小相类似的相位偏移减少。

例如，当原始驱动点设置在两个非对称点时，用于任何最远点(在此处时间常数变得最大)的时间常数τf由等式(6)给出。从等式(6)可以看出，时间常数τf是在两端驱动方法中的时间常数的1/9，以及在一端驱动方法中的时间常数的1/36。

[式6]

τf＝16RC/(27×27)＝16RC/729    (6)

因此，如果采用根据本发明第四实施例的“不等驱动方法”，则理论上的相位偏移可以减小到在图4示出的一端驱动方法中的相位偏移的16/729，和图5示出的两端驱动方法中的4/729。

如上所述，在本发明中，至少在一个或更多任意分开点(与在一个分开点处进行驱动相比，更希望在多个分开点处进行驱动)处驱动在要在其中抑制相位偏移的范围内的控制线，以使得在要在其中抑制相位偏移的范围内减小相位偏移。

当控制线的线电阻和负载电容均匀地分布时，并且当给定了用于在分开点驱动控制线的驱动缓冲器的数量时，如果设置分开点的位置，以使得离连接到驱动缓冲器的各自原始驱动点最远的点以均匀的间隔位于控制线上，该设置使在控制线上任意驱动点和在要在其中抑制相位偏移的有效范围内的驱动缓冲器之间的线电阻和负载电容的乘积的最大值最小化。

当控制线的线电阻和负载电容不均匀分布时，并且当给定用于在分开点驱动控制线的驱动缓冲器的数量时，如果设置分开点的位置以使得在离连接到驱动缓冲器的各自原始驱动点最远的任何点处的时间常数变得相等(和优选地，最大)，则能够得到相位偏移的最大改善。

在本发明中，因为在控制线上的分开点处驱动控制线，所以可以通过使用少量的驱动电路在应该抑制相位偏移的范围内减小相位偏移。

如果确定分开点的位置，以使得该位置导致由在控制线上任意驱动点处的负载电容和在任意驱动点与驱动原始驱动点的驱动器单元之间的线电阻的乘积给出的时间常数的最大值减小，则即使当线电阻和负载电容非均匀分布时也能够在最佳位置处驱动控制线成为可能。

因此，本发明能够减少由驱动电容的非均匀性引起的问题(相位偏移)，特别是当像素数量增加或当以高速驱动像素时上述问题是非常严重的。因此，能够减小寄生信号和其它问题。

使用CMOS图像传感器作为本发明所应用的半导体器件的一个示例。本发明也可应用到物理信息获取设备，诸如照相机模块或摄像机。