锁相环中的直流偏移的矫正

摘要

一种用于锁相环(10)中的直流偏移的矫正的技术，包括响应于输入信号产生(90)数字相位信息，然后响应于数字相位信息产生(92)偏移矫正信号。数字相位信息可以包括转换过程样本，对转换过程样本进行积分以产生偏移矫正信号。对转换过程样本进行积分有助于补偿相位噪声的影响，尤其是由输入信号和/或恢复时钟信号产生的噪声的影响。

说明书

技术领域

本发明涉及锁相环，具体地说，涉及对锁相环中直流偏移的矫正。

背景技术

当通过不附带专用时钟信号的通信链路发送数据信号时，时钟和数据恢复电路(CDR)被广泛地采用。CDR电路一般使用锁相环(PLL)，根据物理数据值之间的转变来确定数据到达的精确频率和对进入数据进行采样的最优相位。典型的锁相环包括相位检测器、环路滤波器和产生VCO(电压控制振荡器)信号的电压控制振荡器。相位检测器将输入信号与VCO信号的一部分进行比较，并产生表明这两个信号的相对相位的输出。所述输出被提供给环路滤波器，作为响应，环路滤波器产生这样的电压，其使得VCO信号的相位更加接近输入信号。然后，在连续的处理中，VCO信号的一部分被回送到相位检测器。当这个循环被锁定时，VCO信号的频率和相位就会跟踪输入信号的频率和相位。

确保信号锁定的中心部件是相位检测器。相位检测器一般分为模拟和数字两类。数字相位检测器(也称为“二进制”、“升/降(up/down)”或“敲击(bang-bang)”相位检测器)将输入信号的相位和VCO信号的相位进行比较，输出这两个信号的相对相位的二进制指示(即恢复的VCO信号是超前还是滞后)。所述相对相位的指示一般被提供作为二进制的超前和滞后信号。

穿过通信链路传送信号容易使得数字相位检测器出现直流(DC)偏移。如果DC偏移变得太大，那么PLL的性能就会受到负面影响。一种已经被用于补偿DC偏移的技术包括使用环绕输入放大器的DC反馈，以保证输入放大器向数字相位检测器的采样机制提供的数据的DC分量已经被反馈环的增益减小。这种方法的缺点包括它没有对采样器的偏移进行矫正，而且它需要平衡(balanced)数据(即具有相等数量的1和0的数据)。即使使用统计平衡的数据，PLL中的低通滤波器也需要一个很长的时间常数(通常意味着物理上很大)才不会被数据中连续的奇偶不均等(disparity)所影响。另一种已经被用来补偿DC偏移的技术包括使用其偏移可以被修整(trim)的采样机制。这种技术需要把采样机制的输入从数据中移除并且将差分输入短接，以对偏移进行测量和调整，这并不总是可能的或可行的。

由此可见，需要一种对PLL电路中的DC偏移进行矫正的技术，其提供希望的性能而且可以被有效率地实现。

发明内容

一种用于对锁相环中的DC偏移进行矫正的技术，包括响应于输入信号产生数字相位信息，然后响应于所述数字相位信息产生偏移矫正信号。响应于数字相位信息产生偏移矫正信号的过程的实现不需要大电路和DC平衡数据。所述数字相位信息可以包括转换过程样本(transitionsample)，对转换过程样本进行积分以产生所述偏移矫正信号。对转换过程样本进行积分有助于补偿相位噪声的影响，尤其是由输入信号和/或恢复时钟信号产生的噪声的影响。

附图说明

图1根据本发明示出了锁相环(PLL)和偏移矫正模块。

图2示出了图1的数字相位检测器和偏移矫正模块的展开图。

图3示出了图2的数字相位检测器和偏移矫正模块的展开图。

图4示出了相位检测器样本定时的眼图，包括比特样本(A)和(B)以及转换过程样本(T)的稳定状态采样位置。

图5A和5B示出了在DC偏移将采样阈值移动到输入信号的上升和下降沿的交点之下的情况中，DC偏移的影响。

图6示出了对于输入信号的上升和下降沿存在DC偏移时的中间区域。

图7A示出了由输入信号中的相位噪声造成的上升和下降沿分布的例子。

图7B示出了图7A的输入信号的上升和下降沿位置的直方图的例子。

图8是图3所示的系统的示例性操作的时序图。

图9示出了数字相位检测器和偏移矫正模块的展开图，其中所述偏移矫正模块被配置为仅对代表实际转换过程的转换过程样本进行积分。

图10是用于对锁相环中的DC偏移进行矫正的方法的处理流程图。

图11是用于对锁相环中的DC偏移进行矫正的方法的另一个处理流程图。

在整个说明中，相似的标号用于标识相似的元件。

具体实施方式

在锁相环中进行DC矫正包括响应于输入信号产生数字相位信息，然后响应于所述数字相位信息产生偏移矫正信号。图1根据本发明示出了锁相环(PLL)10和偏移矫正模块12。所述PLL包括数字相位检测器14、环路滤波器16和VCO 18。在图1的实施例中，偏移矫正模块被连接为从数字相位检测器接收数字相位信息，并向输入放大器20提供偏移矫正信号。可替换地，如果没有输入放大器，或者对数字相位检测器的直接控制是优选的，那么偏移矫正模块可以直接向数字相位检测器提供偏移矫正信号(如虚线22所示)。在操作中，数字相位检测器响应于输入信号(在图中被标为“数据输入”)产生数字相位信息，该数字相位信息被提供给偏移矫正模块。偏移矫正模块响应于该数字相位信息产生偏移矫正信号。然后该偏移矫正信号被用来调整PLL中的偏移。响应于来自数字相位检测器14的数字相位信息，而不是使用DC反馈或修整采样器来矫正DC偏移，不需要大的电路而且不依赖DC平衡数据就可以实现。

图2示出了图1的数字相位检测器14和偏移矫正模块12的展开图。在图2的展开图中，数字相位检测器包括比特采样器26、转换过程采样器28和超前/滞后逻辑43。比特采样器和转换过程采样器使用由PLL恢复得到的时钟信号对输入信号进行采样。具体地说，比特采样器对输入信号的两个连续的数据比特进行采样，转换过程采样器对这两个数据比特之间的转换过程进行采样。超前/滞后逻辑对比特样本和转换过程样本进行相互比较，以产生用于调整VCO信号的“超前”和“滞后”信号。数字相位检测器中的比特采样器和转换过程采样器在本领域是公知的，故下面不详细描述。

偏移矫正模块12包括积分器30和偏移矫正信号发生器32。积分器接收来自转换过程采样器28的转换过程样本并对其进行积分。例如，转换过程样本的积分包括在一段预设的时间间隔中将转换过程样本的值进行累加。积分器产生的积分输出信号被偏移矫正信号发生器用来产生偏移矫正信号。然后偏移矫正信号被施加在输入放大器20上，以矫正PLL中的DC偏移。也就是说，偏移矫正信号通过调整放大器的偏移来补偿系统偏移。可替换地，偏移矫正信号可以被直接提供给转换过程采样器(如虚线22所示)以矫正DC偏移。例如，偏移矫正信号可以被用来调整施加在转换过程采样器上的偏移矫正电压。对转换过程样本进行积分以补偿相位噪声的影响，尤其是由输入信号和/或恢复得到的时钟信号产生的相位噪声。下面将会详细描述相位噪声的影响。

图3示出了图2的数字相位检测器14和偏移矫正模块12的展开图。在图3中，数字相位检测器的比特采样器26包括两个主从触发器36和38，它们使用恢复得到的时钟信号的原码形式来对输入信号的连续数据比特进行采样。转换过程采样器28包括使用恢复得到的时钟信号的补码形式来对转换过程进行采样的主从触发器40，还包括使用恢复得到的时钟的原码形式来对转换过程进行采样的锁存器42。转换过程采样器的主从触发器和锁存器的组合为转换过程样本提供了半个比特的延迟，使得转换过程样本与比特样本对准。比特采样器和转换过程采样器的输出被提供给包括两个XOR门44和46的超前/滞后逻辑43。XOR门向环路滤波器16提供超前和滞后信号。转换过程采样器的输出也被提供给偏移矫正模块12。

参考图3中的偏移矫正模块12，积分器30的功能如参照图2所描述的那样。如图3所示，偏移矫正信号发生器32包括比较器48、状态机50和数模转换器(DAC)52。比较器被连接为把来自积分器30的积分输出信号与预设的阈值54进行比较。比较器的输出被提供给状态机。依赖于比较器的符号，状态机在每个校准时钟周期处递增或递减。状态机的数字输出被提供给DAC。响应于来自状态机的数字输出，DAC产生模拟偏移矫正信号。模拟偏移矫正信号被用来调整放大器20。

首先描述数字相位检测器14的操作，包括对转换过程采样以及DC偏移和相位噪声对得到的转换过程样本的影响的描述。在对数字相位检测器的操作进行描述之后，描述偏移矫正模块12的操作，包括偏移矫正模块如何在使用转换过程样本矫正DC偏移的同时，补偿相位噪声对转换过程样本的影响。

参照图3，数字相位检测器14使用来自VCO的恢复时钟信号对输入信号进行采样。在恢复时钟信号的上升沿和下降沿都对输入信号进行采样，因此每个时钟周期都对输入信号的每个周期采样两次。当PLL被锁定时，在数据比特的中间对输入信号采样一次，在转换过程处对输入信号采样一次。比特采样器26在数据比特的中间对输入信号进行采样，转换过程采样器28在转换过程处对输入信号进行采样。为了产生超前和滞后信息，比特采样器实际上对输入信号的两个连续比特进行采样。从比特采样器输出的连续样本被称为在先比特样本(A)和在后比特样本(B)，转换过程采样器的输出被称为转换过程样本(T)。这些样本也被简称为样本“A”、“B”和“T”。通过将转换过程样本(T)与比特样本(A)、(B)进行比较来产生超前和滞后信号。例如，XOR门44和46分别将转换过程样本(T)与同它相邻的比特样本(B)、(A)进行比较，并向环路滤波器提供超前和滞后信息。

图4示出了相位检测器采样定时的眼图，包括比特样本(A)和(B)以及转换过程样本(T)的稳定状态采样位置。如图4所示，A相对T的样本位置和T相对B的样本位置相隔恢复时钟信号的半个周期。在多相位系统中，可以在恢复时钟信号的不同相位处对数据和转换过程进行采样，但仍然保持半个比特周期的间隔。

表1示出了图3的数字相位检测器的输出逻辑。当A样本和B样本之间存在转换过程时(例如从“1”到“0”或从“0”到“1”)，A的值就会与B不同。转换过程样本(T)的值表明恢复时钟信号的相位与输入信号相比是超前还是滞后。例如，如果A样本是“1”，B样本是“0”，那么如果转换过程样本超前(例如在图4中的转换过程采样位置左侧)，则转换过程样本将是“1”。超前指示将使得VCO变慢，其驱使恢复时钟信号的相位(并由此驱使转换过程采样位置)向右回移。上述例子如表1中G行所示。另一方面，当A和B的值不变(A＝1且B＝0)时，如果转换过程样本滞后(例如在图4中的转换过程采样位置右侧)，则转换过程样本将是“0”。滞后指示将使得VCO变快，其驱使恢复时钟信号的相位(由此使得转换过程采样位置)向左回移，如表1中E行所示。最终，采样和伴随逻辑驱使采样点的相位向希望的转换过程采样点T回移。

  行  A  T  B    超前(BT)    滞后(AT)  结果  A  0  0  0    0    0  三态  B  0  0  1    1    0  变慢  C  0  1  0    1    1  三态  D  0  1  1    0    1  变快  E  1  0  0    0    1  变快  F  1  0  1    1    1  三态  G  1  1  0    1    0  变慢  H  1  1  1    0    0  三态

            表1：数字相位检测器输出逻辑

如果A样本和B样本之间没有转换过程，那么A就等于B而且超前和滞后信号都不会被产生。例如，当A和B是“0”(如行A和C所示)或“1”(如行F和H所示)时，超前和滞后信号都不会被产生，于是没有可用的偏移信息。

在数字PLL的典型实现中，响应于每个采样事件而作出的相位矫正与比特宽度相比是很小的。而且，输入信号和恢复时钟信号所产生的相位噪声与相位矫正具有相同的数量级。在操作中，PLL将转换过程采样位置移动到这样的点，其使得超前指示与滞后指示的数量相互平衡。这个点被称为“转换过程中点”，位于输入信号上升沿和下降沿的交点。在图4的例子中，转换过程中点在T的位置。

通信系统中的DC偏移可能来自各种源，例如发射器、放大器，以及数字相位检测器。PLL中的总DC偏移使得转换过程中点不能被很好地定义。

具体地说，DC偏移使得所述超前指示与滞后指示的数量相互平衡的点(这里称为采样阈值)相对于输入信号上升沿和下降沿的交点上移或下移。由于采样阈值改变，转换过程中点变成了转换过程中间区域。图5A和图5B示出了在DC偏移将采样阈值移动到输入信号上升和下降沿交点之下的情况下，DC偏移的影响。当采样阈值的DC偏移低于输入信号上升和下降沿的交点时(如图5A所示)，转换过程样本倾向于更多的1，而当采样阈值的DC偏移高于该交点时，转换过程样本倾向于更多的0。

图6示出了对于输入信号的上升和下降沿60和62，存在DC偏移时的中间区域。当转换过程采样器的相位在所述中间区域中时，不论转换过程是上升还是下降沿，转换过程样本都是1。当PLL锁定时，转换过程采样器在大部分时间里都将处于转换过程中间区域中。由于来自输入信号或VCO的相位噪声，转换过程样本位置有时将短暂地漂移到转换过程中间区域之外。即使PLL没有锁定而且转换过程采样器的相位随着输入信号的相位而旋转，转换过程采样器仍然倾向于出现比0更多的1。

当没有相位噪声时，如果转换过程样本位置位于转换过程中间区域中的任意位置(因此恢复时钟相位也位于转换过程中间区域中的任意位置，如图5A、5B和6所示)，那么PLL就是稳定的。事实上，所有的VCO都产生相位噪声，这造成了随机相位游动。例如，恢复时钟信号的相位噪声可能在输入信号的上升和下降沿之间随机地前后游动，仅在其漂移到上升沿之前或下降沿之后才得到矫正。除了VCO造成的相位噪声之外，所有的传输系统接收到的数据都有一定量的相位噪声。这使得由图5A和5B中的细线所代表的输入信号的上升沿61和下降沿63变得模糊。7A示出了由输入信号中的相位噪声造成的上升和下降沿分布的例子。图7B示出了图7A的输入信号的上升和下降沿分布的直方图的例子。即使没有相干噪声(coherent noise)源，所有的系统仍然包含热噪声，其使得上升和下降沿的直方图具有正态(高斯)分布。系统中的噪声越多，每个沿的分布的标准偏差越大。

在图5B和7A中，转换过程中的一半是上升沿，一半是下降沿。如果直方图是根据图5B建立的，那么其将示出被大的区域分隔的没有过渡的两个窄垂直分布，这两个窄垂直分布对应于上升沿和下降沿。在这个区域中，两个窄垂直分布之间的任意一点都是中点，因为过渡的一半位于原点的一边，一半位于原点的另一边。从图7A和7B可以看出，上升沿61和下降沿63的分布比图5B更宽。更宽的上升和下降沿分布填充了平均上升和平均下降转换过程之间的大部分空间。因此，两个分布之间的空间(即中间区域)变得更小，而且相对于图5的中间区域更容易识别。如果直方图中的上升和下降沿的分布重叠以致二者之间没有空隙，那么中点就被精确地定义。虽然噪声较多时更容易找到转换过程分布的中点，但是为了减小上升和下降沿的双峰分布，矫正DC偏移仍是必要的。

如上面参照图2和图3所述，为了矫正PLL出现的DC偏移，在固定的时间间隔上对由数字相位检测器14产生的转换过程样本进行积分，并响应于所述积分来调整DC偏移。由于DC偏移使得转换过程采样器向一个方向倾斜，因此积分结果也会向同一方向倾斜。响应于所述方向倾斜，作出偏移矫正。积分增加了偏移方向的确定性，因此使得系统更加不受相位噪声的影响，尤其是恢复时钟信号和输入信号所产生的相位噪声。

返回参考图3，现在详细描述偏移矫正模块12的操作。在操作中，偏移矫正模块的积分器30接收来自数字相位检测器14的转换过程样本。在固定的时间间隔上对转换过程样本进行积分。积分时间间隔的持续时间应当足够长，以保证足够的上升和下降沿数量。图3的偏移矫正模块依赖于DC平衡的数据，因此积分时间应当足够长，以确保数据被DC平衡。在图3的实施例中，由校准时钟来控制积分时间间隔。在积分时间间隔期间，积分器累加转换过程样本的结果。在一个实施例中，积分器是使用与它的输入电压成比例的电流来对电容器充放电的电路，其可以用压控电流源和电容器来实现。比较器48将积分器的输出与阈值54进行比较，在每个积分时间间隔末尾，状态机50基于比较器的符号来递增或递减数字值。例如，如果积分器的输出大于阈值，那么状态机递增数字值，而如果积分器的输出小于阈值，那么状态机递减数字值。然后，状态机的数字值(例如N位字)被提供给DAC 52。DAC响应于来自状态机的数字值而产生偏移矫正信号。在图3的实施例中，偏移矫正模块调整放大器20的偏移以补偿系统偏移。可替换地，偏移矫正模块在转换过程采样器处补偿系统偏移。例如，在获得采样之前向输入信号施加偏移矫正电压。在稳定状态，系统将在矫正的DAC设置附近前后摆动以获得零偏移。DAC的分辨率越高(例如N位字越宽)，则偏移就能被越精确地消除，摆动的影响就越小。在图3的实施例中，偏移矫正模块依赖于接收被DC平衡了的信号。

图8是图3所示的系统的示例性操作的时序图。该时序图包括采样阈值66、输入信号68、校准时钟70和积分器输出72的波形。在图8的例子中，系统具有这样的初始偏移，其中采样阈值比希望的采样阈值1/2低。所述初始偏移使得转换过程样本倾向于1。在第一积分时间间隔中，积分器的输出由于所述向1的倾斜而正向增长。在积分时间间隔(对应于校准时钟的一个周期)的末尾，响应于比较器48的符号，状态机50的数字值递增。DAC 52接收被递增的数字值，作为响应，输出偏移矫正信号。响应于所述偏移矫正信号来矫正DC偏移。如图8中的采样阈值波形所示，在第一积分周期末尾，响应于所述偏移矫正信号，DC偏移移动了一步，更靠近希望的采样阈值1/2。而且，在第一积分时间间隔末尾，积分器被重置。对转换过程样本进行积分和响应于积分来调整偏移矫正信号的处理连续不断地重复，于是采样阈值在理想采样阈值1/2的附近振荡。当采样阈值升高到上升和下降沿的交点之上时，所述倾斜变为趋于更多的0而不是更多的1，此时比较器的符号将改变。比较器符号的改变将驱使采样阈值向相反的方向移动。

在图3的实施例中，积分器30是模拟积分器。在可替换实施例中，积分器可以使用数字计数器实现。在另一个实施例中，状态机50和DAC52的功能可以由大的积分电容器代替。

由于转换过程采样器28的输出依赖于数据，因此积分器的改变频率将基于输入信号中的1和0的数量、输入信号中的噪声量以及恢复时钟的相位噪声量而变化。给定足够长的积分时间，模拟积分器将达到它的极限。在每个积分时间间隔的末尾，通过重置积分器来控制积分器极限。

在A样本和B样本之间不存在转换过程的情况下，依赖于A和B比特的当前值(这种情况下相等)，转换过程采样器对1或0采样。如上所述，图3所示的偏移矫正模块12在与积分时间间隔类似的时间中依赖于被DC平衡的输入信号。假设输入信号在积分时间间隔上被DC平衡，那么当没有转换过程时对1采样的影响被当没有转换过程时对0采样的相等可能性所抵消。如果输入信号在积分时间间隔上没有被DC平衡，那么偏移矫正模块必须被配置以解决1和0的不平衡问题。

在一个实施例中，为了处理没有被DC平衡的输入信号，偏移矫正模块12区分代表了实际转换过程的转换过程样本和不代表转换过程的转换过程样本(例如当在先和在后比特样本相同，即A＝B时)。积分中仅使用代表了实际转换过程的转换过程样本。图9示出了数字相位检测器14和偏移矫正模块12的展开图，其中偏移矫正模块12被配置为仅对代表实际转换过程的转换过程样本进行积分。图9的偏移矫正模块与图3的偏移矫正模块类似，只是前者包括使得积分器30仅对代表转换过程的转换过程样本进行积分的积分使能逻辑。参照图9，积分使能逻辑包括XOR电路74，仅当A XOR B为真(仅当存在转换过程时逻辑A XOR B为真)时，XOR电路74才向积分器提供积分使能信号。通过仅在存在转换过程时启动积分器，由转换过程采样器对长序列采样或1与0之间大的奇偶不均等所造成的错误不会影响偏移矫正模块。

图3和9的偏移矫正模块的另一个优点是它们在重置时不需要训练序列。

图10示出了用于对锁相环中的DC偏移进行矫正的方法的处理流程图。在方框90，响应于输入信号产生数字相位信息。在方框92，响应于所述数字相位信息产生偏移矫正信号。

图11示出了用于对锁相环中的DC偏移进行矫正的方法的另一个处理流程图。在方框94，响应于输入信号和恢复时钟信号产生转换过程样本。在方框96，对转换过程样本积分。在方框98，响应于所述转换过程样本的积分产生偏移矫正信号。

虽然描述并图示了根据本发明的具体实施例，但是本发明并不限于这里描述和图示的具体形式和部件安排。本发明仅被权利要求所限定。