具有量子井结构的半导体元件和半导体元件的形成方法

摘要

半导体元件(1)包含具有量子井结构的活性区域(3)。活性区域(3)包含井区域(5)和阻挡区域(7)。井区域(5)由含有氮、铟和镓的III－V族化合物半导体组成。阻挡区域(7a)具有第一半导体层(9a)和第二半导体层(11a)。第一半导体层(9a)，由至少含有氮、铟和镓的III－V族化合物半导体组成。第二半导体层(11a)，由至少含有氮和镓的III－V族化合物半导体组成。第一半导体层(9a)被设置在第二半导体层(11a)与井区域(5)之间。第一半导体层(9a)的铟组成，比第二半导体层(11a)的铟组成小。第一半导体层(9a)的铟组成比井区域的铟组成小。

说明书

技术领域

本发明涉及具有量子井结构的半导体元件和半导体元件的形成方法。

背景技术

文献1(特开2001-168471号公报)中记载了一种氮化物半导体激光元件。在氮化物半导体激光元件中，在具有量子井结构的活性层内的井层和阻挡层之间全部形成中间层。这种中间层由比阻挡层带隙能量大的Al_dGa_1-dN(0.30≤d≤1)组成。通过追加中间层能够使氮化物半导体激光元件的阈值和驱动电压降低。

这种氮化物半导体激光元件中，在由含有铟的氮化物半导体组成的井层与阻挡层之间，形成由比阻挡层带隙能量大的AlGaN组成的中间层，以改善氮化物半导体激光元件的发光效率。

文献2(特开平10-84132号公报)中记载了一种称作半导体激光器和发光二极管的半导体发光元件。这种半导体发光元件具备超晶格结构的发光区域，这种发光区域中，在量子井层与阻挡层之间形成有缓冲层。在量子井层与缓冲层之间的电位势垒，比缓冲层的无量子井层与阻挡层之间的电位势垒小。缓冲层形成得实质上不会变成阻挡层。由于缓冲层的晶格常数是在量子井层的晶格常数与缓冲层的晶格常数之间，所以能够缓和在阻挡层与量子井层的晶格常数之差引起的应力。在这种半导体发光元件中，量子井层由In_XGa_1-XN(0＜X)组成，而缓冲层则由In_YGa_1-YN(0＜Y＜X)组成。一旦在阻挡层中配入铟，由于量子井层与阻挡层之间的电位势垒就会减小，所以可以用GaN形成阻挡层。

文献3(特开平6-268257号公报)中记载了一种氮化镓系化合物半导体发光元件。这种氮化镓系化合物半导体发光元件，作为发光区域具有在n型氮化镓系化合物半导体层与p型发光元件氮化镓系化合物半导体层之间交互层叠了X值各异的In_XGa_1-XN(其中0＜X＜1)层的多层膜层。构成多层膜层的In_XGa_1-XN层各层的膜厚，是5～50埃范围内。这样能够进一步提高氮化镓系化合物半导体发光元件的发光输出效率。

文献4(特开2002-43618号公报)中记载的氮化物半导体制造方法，具有摄氏750度温度下使井层生长的工序，和在此工序后使阻挡层生长的工序。此方法中，一边升温一边使阻挡层进行生长的第一半导体层，和在此生长后在恒定温度下立即使阻挡层进行生长的第二半导体层。

在文献1记载的半导体发光元件中，被称为中间层的半导体层由与阻挡层相比禁带增大的AlGaN半导体形成。在InGaN半导体层上(井层)上形成这种AlGaN半导体层(中间层)之后，升温至阻挡层生长温度下使井层内的铟产生分解。这种分解很难形成具有陡峭的界面的量子井结构。

在文献2记载的半导体发光元件中，被称为缓冲层的半导体层形成得实质上不会变成阻挡层。由于缓冲层的晶格常数是在在量子井层的晶格常数与阻挡层的晶格常数之间，所以可以缓和因阻挡层与量子井层的晶格常数之差引起的应力。然而，在量子井层与缓冲层之间形成有显示较大电位势垒的界面。由于缓冲层的晶格常数是在阻挡层的晶格常数与量子井层的晶格常数之间，不一定在阻挡层之间设置有井层和缓冲层以及其间的井层，所以在量子井结构中，将会增加显示较大电位势垒的界面数目。

在文献3记载的半导体发光元件中，通过使不同组成的InGaN层在摄氏800度下反复生长，形成发光区域。一旦使InGaN层在摄氏800度左右温度下反复生长，InGaN层的平坦性就会缓缓恶化，因而很难获得具有陡峭的界面的InGaN层。

单一或多重量子井结构之所以必要，是因为井层与阻挡层之间的界面陡峭的缘故。

发明内容

鉴于此，本发明目的在于提供一种能在量子井结构内提供陡峭的界面的半导体元件和形成半导体元件的方法。

本发明的一方面涉及具有量子井结构的半导体元件的形成方法。这种方法具备：(a)在第一温度下形成由含有氮、铟和镓的III-V族氮化物半导体组成的井膜的工序；(b在所述井膜上形成由含有氮、铟和镓的III-V族氮化物半导体组成的第一阻挡膜的工序；(c形成所述第一阻挡膜后，不进行成膜而变更温度的工序；和(d)该温度的变化完成后，于高于上述第一温度的第二温度下，在所述第一阻挡膜上形成由III-V族氮化物半导体组成的第二阻挡膜的工序，在高于所述第一温度并低于所述第二温度的第三温度下形成所述第一阻挡膜，所述第一阻挡膜的铟组成比所述井膜的铟组成小。

根据此方法，在井膜上形成第一阻挡膜工序之后，有不进行成膜而变更温度的期间。用第一阻挡膜将井膜覆盖后，在第二温度下于第一阻挡膜上形成第二阻挡膜。因此，可以提供一种量子井结构的平坦性提高，同时井膜与阻挡膜之间具有陡峭的界面。

本发明方法中，形成井膜后继续形成第一阻挡膜时，所述第一阻挡膜的至少一部分，也可以在变更温度的情况下形成。

此方法中，第一阻挡膜的一部分可以在从第一温度向第二温度提高的过程中形成，在能够使第一阻挡膜的结晶性缓缓提高的同时，能够使温度变更中井膜遭受的损坏减少。

本发明的另一方面，涉及一种形成具有半导体量子井结构的半导体元件的方法。这种方法具备：(a)在第一温度下形成由含有氮、铟和镓的III-V族氮化物半导体组成的井膜的工序，(b在所述井膜上形成由含有氮、铟和镓的III-V族氮化物半导体组成的第一阻挡膜的工序，(c形成所述第一阻挡膜后，不进行成膜而使温度上升的工序，和(d)于第二温度下在所述第一阻挡膜上形成由III-V族氮化物半导体组成的第二阻挡膜的工序；所述第一阻挡膜的至少一部分，在从所述第一温度向所述第三温度升温的期间内形成，在温度上升的所述工序中，于规定期间内使所述温度从所述第三温度上升至所述第二温度，所述第一阻挡膜的铟组成比所述井膜的铟组成小，从所述第一温度向所述第三温度升温的时间比所述规定期间短。

在形成第一阻挡膜后，不进行成膜而使温度升上至第二温度的期间内，可以对第一阻挡膜热处理。此期间内，原子将在第一阻挡膜上迁移。结果可以提供一种活性区域的结晶性得到提高，同时适于形成第二阻挡膜用的半导体面。

本发明的其他方面，涉及一种形成具有量子井结构的半导体元件的方法。这种方法具备：(a)在第一温度下形成由含有氮、铟和镓的III-V族氮化物半导体组成的井膜的工序，(b在所述井膜上形成由含有氮、铟和镓的III-V族氮化物半导体组成的第一阻挡膜的工序，(c形成所述第一阻挡膜后，不进行成膜而使温度上升至第二温度的工序，(d)在形成所述第二阻挡膜之前，不进行成膜而将第二温度在规定期间内保持的工序，和(e)在所述第二温度下，在所述第一阻挡膜上形成由III-V族氮化物半导体组成的第二阻挡膜的工序；所述第一阻挡膜的至少一部分，在从所述第一温度向比所述第二温度低的第三温度的升温期间内形成，在温度上升的所述工序中，使所述温度从所述第三温度上升至所述第二温度，所述第一阻挡膜的铟组成比所述井膜的铟组成小，从所述第一温度向所述第三温度的升温时间比所述规定时间短。

在第二阻挡膜形成之前，不进行成膜而保持第二温度的期间内，可以对第一阻挡膜进行热处理。此期间内，原子将在第一阻挡膜上迁移。结果可以提供一种活性区域的结晶性得到提高，同时适于形成第二阻挡膜的半导体面。

本发明的涉及的方法中，所述规定期间优选1分钟以上和5分钟以下。根据此方法，当不进行成膜而使温度上升的期间内或者不进行成膜而使温度保持时间短的情况下，迁移不会充分产生。而当这些期间长的情况下，因在生长表面上附着的杂质和/或活性层的结晶品质劣化，所以发光元件的发光特性不会提高。

本发明的方法中，在所述井膜上形成第一阻挡膜的所述工序，能够在第一温度下形成井膜的上述工序之后继续进行。

这种方法中，形成第一阻挡膜的工序，由于是与形成井膜工序实质上连续进行的，所以能够防止在应当变成井膜与第一阻挡膜的界面的半导体表面上的污染，而且在后续进行的升温工序中能够有效地减少井膜劣化。

本发明的方法中，第一阻挡膜由In_X1Ga_1-X1N半导体组成，X1是大于0小于1的数，所述第二阻挡膜由In_X2Ga_1-X2N半导体组成，X2是0以上小于1的数，所述井膜由In_X3Ga_1-X3N半导体组成，X3是大于0小于1的数，而且X3大于X1。

根据这种方法，在由In_X3Ga_1-X3N半导体组成的井膜与由In_X1Ga_1-X1N半导体组成的第一阻挡膜之间，可以提供一种陡峭的界面。

本发明的又一方面，涉及形成具有半导体量子井结构的半导体元件的方法。这种方法具备：(a)形成由III-V族氮化物半导体组成的第一阻挡膜的工序，(b在所述第一阻挡膜形成后，不进行成膜而变更温度的工序，(c在改变温度的上述工序之后，在所述第一阻挡膜上形成由含有氮、铟和镓的III-V族氮化物半导体组成第二阻挡膜的工序，和(d)于第一温度下在所述第二阻挡膜上形成由含有氮、铟和镓的III-V族氮化物半导体组成的井膜的工序，所述第一阻挡膜事先在比所述第一温度高的第二温度下形成，所述第二阻挡膜在比所述第二温度低但比所述第一温度高的第三温度下形成，所述第二阻挡膜的铟组成，比所述井膜的铟组成小。

根据这种方法，在形成第一阻挡膜工序进行之后，存在不进行成膜而变更温度的期间。此后，在第一阻挡膜上形成第二阻挡膜，在井膜形成之前，用第二阻挡膜将第一阻挡膜覆盖。因此，在井膜与阻挡膜之间可以提供陡峭的界面。

本发明的方法中，在第一阻挡膜上形成第二阻挡膜的上述工序中，所述第二阻挡膜的至少一部分，也可以在所述第一温度下形成。

这种方法中，第二阻挡膜的一部分在第一温度下形成，在使井膜的成膜温度稳定的期间内由于残余的第二阻挡膜生长，所以能够缩短变更温度所需的期间。

本发明的方法中，在第二阻挡膜上形成井膜的上述工序，也可以在所述第一阻挡膜上形成第二阻挡膜的上述工序之后继续进行。

这种方法中，形成井膜的工序与形成第二阻挡膜的工序实质上连续进行。

这种方法中，由于形成井膜的工序与形成第二阻挡膜的工序实质上连续进行，所以可以防止井膜与第一阻挡膜界面的污染。

本发明的方法中，所述第一阻挡膜由In_X2Ga_1-X2N半导体组成，X2是0以上，小于1的数，所述第二阻挡膜由In_X1Ga_1-X1N半导体组成，X1是大于0小于1的数，所述井膜由In_X3Ga_1-X3N半导体组成，X3是大于0小于1的数，而且X3大于X1。

根据这种方法，在由In_X3Ga_1-X3N半导体组成的井膜与由In_X1Ga_1-X1N半导体组成的第二阻挡膜之间，可以提供一种陡峭的界面。

本发明的方法具备：(e)在所述井膜上形成由含有氮、铟和镓的III-V族氮化物半导体组成的第三阻挡膜的工序，和(f)在所述第三阻挡膜形成后，不进行成膜而变更温度的工序，以及在变更温度的上述工序后，于第二温度下在所述第三阻挡膜上形成第四阻挡膜的工序；所述第三阻挡膜，在低于所述第二温度和高于所述第一温度的第四温度下形成，所述第三阻挡膜的铟组成小于所述井膜的铟组成。

根据这种方法，在井膜上形成第三阻挡膜后，设置有不进行成膜而变更温度的期间。在第二温度下在第三阻挡膜上形成第四阻挡膜之前，用第三阻挡膜将井膜覆盖。因此，井膜与阻挡膜之间的界面将显示优良的鲜明性。

本发明的方法中，在井膜上形成第三阻挡膜的上述工序中，所述第三阻挡膜的至少一部分，也可以在变更温度的条件下形成。

这种方法中，第三阻挡膜的一部分或全部，可以在温度上升的条件下形成，因此能够缓缓提高第三阻挡膜的结晶性，同时还能减少温度变更中井膜受到的损坏。

本发明涉及的方法具备：(e)在所述井膜上形成由含有氮、铟和镓的III-V族氮化物半导体组成的第三阻挡膜的工序，(f)所述第三阻挡膜形成后，不进行成膜而使温度上升的工序，和(g)在所述第二温度下在所述第三阻挡膜上形成由III-V族氮化物半导体组成的第四阻挡膜的工序，所述第三阻挡膜的至少一部分，可以在从所述第一温度至比所述第二温度低的第四温度的升温期间内形成，在使温度上升的上述工序中，所述温度在规定期间内从所述第四温度上升至所述第二温度，所述第三阻挡膜的铟组成小于所述井膜的铟组成，从所述第一温度至第四温度的升温时间，也可以比所述规定期间短。

形成第三阻挡膜后，不进行成膜而使温度升上至第二温度的期间内，可以热处理第三阻挡膜。此期间内，原子将在第三阻挡膜上迁移。结果，可以提供一种活性区域的结晶性得到提高，同时适于形成第四阻挡膜用的基底面。

本发明涉及的方法具备：(e)在所述井膜上形成由含有氮、铟和镓的III-V族氮化物半导体组成的第三阻挡膜的工序，(f)所述第三阻挡膜形成后，不进行成膜而使温度上升至所述第二温度的工序，(g)在不进行成膜而使温度上升至所述第二温度后，不进行成膜而在规定期间内保持所述第二温度的工序，和(h)在所述第二温度下在所述第三阻挡膜上形成由III-V族氮化物半导体组成的第四阻挡膜的工序；所述第三阻挡膜的至少一部分，可以在从所述第一温度至比所述第二温度低的第四温度的升温期间内形成，在使温度上升的上述工序中，所述温度，从所述第四温度上升至所述第二温度，所述第三阻挡膜的铟组成小于所述井膜的铟组成，从所述第一温度至第四温度的升温时间也可以比所述规定期间短。

在形成第四阻挡膜之前，不进行成膜而在第二温度的保持期间内，可以热处理第三阻挡膜。此期间内，原子将在第三阻挡膜上迁移。其结果，可以提供一种活性区域的结晶性得到提高，同时适于第四阻挡膜用形成用的基底面。

本发明涉及的方法中，所述规定期间优选是1分钟以上5分钟以下。根据这种方法，在不成膜而使温度上升的期间或者不成膜而温度保持时间短的情况下不会产生迁移。而当这些期间长的情况下，由于杂质在生长表面上的附着和/或活性层的结晶品质劣化，而不能提高发光元件的发光特性。

本发明方法中，在所述井膜上形成第三阻挡膜的上述工序，也可以在所述第二阻挡膜上于第一温度下形成井膜的上述工序之后，继续进行。

这种方法中，形成第三阻挡膜的工序，由于实质上与形成井膜的工序连续进行，所以能够防止井膜与第三阻挡膜间界面的污染，而且能够有效地减少在继续进行的升温工序中井膜劣化。

本发明的方法中，所述第四阻挡膜由In_X5Ga_1-X5N半导体组成，X5是0以上小于1的数，所述第三阻挡膜由In_X4Ga_1-X4N半导体组成，X4是大于0小于1的数，X3大于X4。

根据这种方法，在由In_X3Ga_1-X3N半导体组成的井膜与由In_X4Ga_1-X4N半导体组成的第三阻挡膜之间，可以提供陡峭的界面。

根据本发明的另一方面，具有量子井结构的半导体元件具备：(a)由含有氮、铟和镓的III-V族氮化物半导体组成的井区域，和(b具有由含有氮、铟和镓的III-V族氮化物半导体组成的第一半导体层以及由含有氮和镓的III-V族氮化物半导体组成的第二半导体层的第一阻挡区域；所述第一半导体层事先被设置在所述第二半导体层与所述井区域之间，所述第一半导体层的铟组成比所述井区域的铟组成小。

根据这种半导体元件，第一阻挡区域的第一半导体层的铟组成比井区域的铟组成小，而且第一半导体层被设置在第二半导体层与井区域之间。一旦根据第一半导体层，就能在阻挡区域与井区域之间实现具有陡峭的界面的量子井结构。

本发明涉及的半导体元件中，因铟偏析产生的量子井内的缺陷密度优选是1×10⁶cm^-2以下。在抑制铟偏析缺陷的产生层，通过于比井层更高温下使阻挡区域的第二半导体层生长，可以提高活性层的结晶性。

本发明的半导体元件，还具备：(c具有由含有氮、铟和镓的III-V族氮化物半导体组成的第三半导体层以及由含有氮和镓的III-V族氮化物半导体组成的第四半导体层的第二阻挡区域；而所述井区域事先被设置在所述第一阻挡区域与所述第二阻挡区域之间，所述第三半导体层事先被设置在所述第四半导体层与所述井区域之间，所述第三半导体层的铟组成比所述井区域的铟组成小。

根据这种半导体元件，第二阻挡区域的第三半导体层的铟组成比井区域的铟组成小，而且第三半导体层被设置在第四半导体层与井区域之间。若根据第三半导体层，则能在阻挡区域与井区域之间实现具有陡峭的界面的量子井结构。

根据这种半导体元件，所述第一半导体层由In_X1Ga_1-X1N半导体组成，X1是大于0小于1的数，所述第二半导体层由In_X2Ga_1-X2N半导体组成，X2是0以上小于1的数，所述井区域由In_X3Ga_1-X3N半导体组成，X3是大于0小于1的数，X3大于X1。X3-X1是0.04以上。

根据本发明，由于由In_X1Ga_1-X1N半导体组成的第一半导体层与由In_X3Ga_1-X3N半导体组成的井区域之间铟在组成上差异是0.04以上，所以即使将含有铟的第一半导体层设置在井区域与第二半导体层之间，第一半导体层也能对井区域起阻挡层作用，能将载流子封闭在井区域内。

在本发明涉及半导体元件的优选实施方式中，所述第一半导体层的厚度优选是1纳米以上。若根据此范围内的膜厚，则当事先在基板上设置井区域，在这种井区域上设置第一阻挡区域形成层叠结构的情况下，能够在第二半导体层形成过程中保护井区域的表面。在本发明涉及的半导体元件的优选实施方式中，所述第一半导体层的厚度优选是5纳米以下。根据此范围内的膜厚，能使第二阻挡层具有充分厚度，提高第一阻挡区域的结晶性。

根据本发明，所述第四半导体层由In_X5Ga_1-X5N半导体组成，X5是0以上小于1的数，所述第三半导体层由In_X4Ga_1-X4N半导体组成，X4是大于0小于1的数。

根据这种半导体元件，由于由第三半导体层与井区域之间铟在组成上差值X3-X4是0.04以上，所以即使将含铟的第三半导体层设置在井区域与第四半导体层之间，第三半导体层也具有阻挡层作用，能将载流子封闭在井区域内。

在本发明涉及的半导体元件的优选实施方式中，所述第三半导体层的厚度优选是1纳米以上。若根据此范围内的膜厚，则当事先将第二阻挡区域设置在基板上，在此第二阻挡区域上设置井区域形成有层叠结构的情况下，能够在第四的井区域形成优选的表面。在本发明涉及的半导体元件的优选实施方式中，所述第三半导体层的厚度优选是5纳米以下。若根据此范围内的膜厚，则能使第四阻挡层具有充分厚度，提高第二阻挡区域的结晶性。

附图说明

本发明的上述目的和其他目的、特征和优点，在参照附图进行的本发明的优选实施方式的以下详细说明之后，将更加容易明白。

图1是表示半导体元件的图。

图2A～图2C是表示几种活性区域构成的图。

图3A是表示同温度下形成的、具有5周期的井层和阻挡层的量子井结构的(0002)面测定结果的XRD曲线图。图3B是表示包含5周期的井层和阻挡层A、B、C的量子井结构的(0002)面测定结果的XRD曲线图。

图4是表示第一种实施方式中的变形例活性区域中电位势垒的图。

图5是表示第一种实施方式中的电位势垒的图。

图6是表示第一种实施方式中的变形例活性区域中电位势垒的图。

图7A和图7B是本发明涉及的第二种实施方式中的半导体元件形成方法的说明图。

图8A是表示形成井层和阻挡层用的温度曲线的图，图8B是根据表示图8A所示温度曲线P制作的量子井结构的图。

图9A是表示形成井层和阻挡层用的温度曲线的图，图9B是根据表示图9A所示温度曲线P制作的量子井结构的图。

图10A和图10B是本发明涉及的第二种实施方式中的半导体元件形成方法的说明图。

图11A是表示本实施方式涉及的发光二极管的图，图11B是表示具有其他结构的发光二极管的图。

图12A和图12B是分别表示图11A和图11B结构中原子力显微镜(AFM)图像的图。

图13A是表示图11A所示的发光二极管用外延层表面的荧光显微镜图像的图，图13B是表示图11B所示的发光二极管用外延层表面的荧光显微镜图像的图。

图14A是表示本发明涉及的第三种实施方式的半导体元件形成方法中成膜温度曲线的图。图14B是表示根据图14A所示的制作方法制成的半导体元件结构的图。

图15A是表示本发明涉及的第三种实施方式的半导体元件形成方法的一个变形例中成膜温度曲线的图。图15B是表示根据图15A所示制作方法制成的半导体元件结构的图。

图16A是表示本发明涉及的第三种实施方式的半导体元件形成方法的另一变形例中成膜温度曲线的图。图16B是表示根据图16A所示制作方法制成的半导体元件结构的图。

图17A和图17B是表示发光二极管的发光图像的图。

具体实施方式

本发明发现，可以参照作为实例所示的附图考虑以下的详细说明后将能容易理解。以下参照附图就称作半导体光元件的半导体元件以及半导体元件形成方法中所涉及的实施方式进行说明。在可能的情况下，对同一部分将赋予同一符号。

(第一种实施方式)

图1是表示半导体元件的图。图2A～图2C是表示几个活性区域的实例。半导体元件1包含具有量子井结构的活性区域3。活性区域3，包含井区域5和阻挡区域7。井区域5由含有氮、铟和镓的III～V族氮化物半导体组成。阻挡区域7由含有氮、铟和镓的III～V族氮化物半导体组成。

如图2A所示，阻挡区域7a具有第一半导体层9a和第二半导体层11a。第一半导体层9a至少由含有氮、铟和镓的III～V族氮化物半导体组成。第二半导体层11a至少由含有氮和镓的III～V族氮化物半导体组成，可以含有铟。在第一半导体层9a被设置在第二半导体层11a与井区域5a之间。第一半导体层9a的铟组成，比井区域5a、5b的铟组成少。若当含有铟的情况下，和第二半导体层11a的铟组成比第一半导体层9a的铟组成少。

根据这种半导体元件，在第一阻挡区域7a中，第一半导体层9a和井区域都含有铟，而且由于第一半导体层9a被设置在第二半导体层11a与井区域5之间，所以在井区域与阻挡区域的界面可以实现陡峭的量子井结构。

而且如图2B所示，阻挡区域7b具有第三半导体层13b和第二半导体层11b。第三半导体层13b，至少由含有氮、铟和镓的III～V族氮化物半导体组成。第二半导体层11b至少由含有氮和镓的III～V族氮化物半导体组成，可以含有铟。在第三半导体层13b，被设置在第二半导体层11b与井区域5b之间。或者若含有铟，则第二半导体层11b的铟组成比第三半导体层13b的铟组成少。第三半导体层13b的铟组成，比井区域5a、5b的铟组成少。

根据这种半导体元件1，由于井区域5b和第三半导体层13b都含有铟，而且第三半导体层113b被设置在第二半导体层11b与井区域5之间，所以井区域与阻挡区域的界面可以实现陡峭的量子井结构。

如图2C所示，阻挡区域7c具有第一半导体曾9c、第二半导体层11c和第三半导体层13c。第一半导体曾9c，至少由含有氮、铟和镓的III～V族氮化物半导体组成。第二半导体层11c至少由含有氮和镓的III～V族氮化物半导体组成，可以含有铟。第三半导体层13c，至少由含有氮、铟和镓的III～V族氮化物半导体组成。第一半导体曾9c，被设置在第二半导体层11c与井区域5a之间。第三半导体曾13c，被设置在第二半导体层11c与井区域5b之间。若若含有铟，则第二半导体层11c的铟组成比第一半导体层9c和第三半导体层13c的铟组成少。第一和第三半导体层9c、13c的铟组成，比井区域5a、5b的铟组成少。

根据这种半导体元件，由于第一和第三半导体层9c、13c以及井区域5a、5b都含有铟，而且第一和第三半导体层9c、13c被设置在第二半导体层11c与井区域5a和5b之间，所以阻挡区域7c与井区域5a和5b之间的界面可以实现陡峭的量子井结构。

参照图1，在支持基体15的主面15a上设置有活性区域3。作为支持基体15，例如可以使用氮化镓基板，支持基体15可以包含氮化镓基板和被设置在该基板上的氮化镓层。半导体光元件1可以包括第一导电型半导体层17和第二导电型半导体层19。活性区域3被设置在第二导电型半导体层19与第一导电型半导体层17之间。半导体光元件1可以包括第二导电型接触层18。第二导电型半导体层19被设置在第二导电型接触层18与活性区域3之间。在半导体光元件1中，将接触层18覆盖而设置有电极20a，电极20b被设置在支持基体15的里面15b上。

在活性区域3中，如图2A(和图2C所示，将阻挡区域7a、7c的第二半导体层11a、11c覆盖而设置有第一半导体层9a、9c。而且在阻挡区域7a、7c上设置有井区域5a、5c。形成阻挡区域7a、7c的第二半导体层11a、11c之后，在形成井区域5a、5c之前，形成有与第二半导体层11a、11c组成不同的第一半导体层9a、9c。而且第一半导体层9a、9c的构成元素若与井区域5a、5c的构成元素实质上相同，则第一半导体层9a、9c能够提供适于形成井区域5a、5c用的基底。

而且在活性区域3中，如图2B和图2C所示，在井区域5b、5b上设置有阻挡区域7b、7c。覆盖井区域5b、5b而设置有第三半导体层13b、13c。形成井区域阻5b、5b之后，在形成阻挡区域7a(7c的第二半导体层11b、11c之前，可以形成与第二半导体层11b、11c组成不同的第三半导体层13b、13c。第三半导体层13b、13c的构成元素若与井区域5b、5c的构成元素实质上相同，则在第二半导体层11b、11c的形成过程中，可以用第三半导体层13b、13c保护井区域5b、5c。

在本实施例涉及的一个实施例的半导体元件中，阻挡区域的第二半导体层11a、11b和11c，由In_X2Ga_1-X2N半导体组成。其中X20以上小于1。阻挡区域的第一和第三半导体层9a、9c、13b、13c，由In_X1Ga_1-X1N半导体组成。其中X1大于0小于1。井区域5a、5b，可以由In_X3Ga_1-X3N半导体组成。其中X3大于0小于1。而且X3大于X2，X1大于X2(0≤X2＜X1＜X3)。

在优选的实施例中，由In_X1Ga_1-X1N半导体组成的第一和第三半导体层9a、9c、13b、13c，与由In_X3Ga_1-X3N半导体组成的井区域5a、5b之间在铟组成上的差异(X3-X1)是0.04以上。若是此范围内，第一和第三半导体层将起着阻挡层作用，能够将载流子封闭在量子井区域内。X1-X2优选是0.02以下，若是此范围内，则第一和第三半导体层将起着阻挡区域的作用，具有将载流子封闭在量子井区域内的效果。

在优选的实施例中，第一和第三半导体层9a、9c、13b、13c的厚度，优选是1纳米以上。若膜厚是此范围内，则在第二半导体层11b和11c的形成过程中能够保护井区域5b，而且能够提供适于在第二半导体层11a上形成井区域5a的表面。而且在优选的实施方式中，第一和第三半导体层9a、9c、13b、13c的厚度，优选是5纳米以上。若膜厚是此范围内，则能使第二半导体层11a、11b和11c具有充分的膜厚，提高阻挡区域的结晶性。

而且阻挡区域的厚度，优选是5纳米以上。若膜厚是此范围内，则可以形成至少两层的半导体层。阻挡区域的厚度优选是30纳米以下，一旦超过此范围，就会使驱动电压增高，元件的寿命缩短。

作为本实施方式的半导体元件的一个实例，可以举出发光二极管。这种发光二极管具有下述结构：

基板：氮化镓基板

n型金属包层：掺杂Si的GaN半导体层

阻挡A层：未掺杂的GaN层，15纳米

五次重复下述四层的结构：

阻挡B层：未掺杂的In_0.01Ga_0.99层，3纳米

井层：未掺杂的In_0.15Ga_0.85层，2.5纳米

阻挡C层：未掺杂的In_0.01Ga_0.99层，3纳米

阻挡A层：未掺杂的GaN层，15纳米

p型金属包层：Mg掺杂的Al_0.15Ga_0.85N半导体层

p型接触层：Mg掺杂的GaN半导体层。

图4、图5和图6是表示几个变形例中活性区域的电位势垒的图。参照图4，在阻挡区域7的第二半导体层11与井区域5之间设置有第三半导体层13。在第三半导体层13与井区域5之间形成有较大的电位势垒。在井区域5与第二半导体层11之间的第三半导体层13中，电位势垒单调变化。在活性区域3中周期地排列井区域5、第三半导体层13和第二半导体层11。阻挡区域由于具有组成互相不同的多个半导体层，所以可以提高活性区域3中的周期性。第二半导体层11的阻挡势垒B2，比第三半导体层13的阻挡势垒B3大。

参照图5，在阻挡区域7的第二半导体层11与井区域5之间设置有第三半导体层13，在第二半导体层11与其它井区域5之间设置有第一半导体层9。在第一和第三半导体层9、13与井区域5之间形成有较大的电位势垒。在井区域5与第二半导体层11之间的第一和第三半导体层9、13中，电位势垒单调变化。在活性区域3中周期地排列着井区域5、第一半导体层9、第二半导体层11和第三半导体层13。阻挡区域由于具有组成互相不同的多个半导体层，所以可以提高活性区域3中的周期性。第二半导体层11的阻挡势垒B2，比第一半导体层9的阻挡势垒B1大。第二半导体层11的阻挡势垒B2比第三半导体层13的阻挡势垒B3大。

参照图6，在阻挡区域7的第二半导体层11与井区域5之间设置有第三半导体层13，在第二半导体层11与其它井区域5之间设置有第一半导体层9。在第一和第三半导体层9、13与井区域5之间形成有大的电位势垒。在井区域5与第二半导体层11之间的第三半导体层13中，电位势垒单调变化。在井区域与第二半导体层11之间的第一半导体层9中，电位势垒几乎恒定。在活性区域3中周期地排列着井区域5、第一半导体层9、第二半导体层11和第三半导体层13。阻挡区域由于具有组成互相不同的多个半导体层，所以可以提高活性区域3中的周期性。第二半导体层11的阻挡势垒B2，比第一半导体层9的阻挡势垒B1大。第二半导体层11的阻挡势垒B2比第三半导体层13的阻挡势垒B3大。

正如以上说明的那样，根据本实施方式涉及的半导体光元件，可以在量子井结构内的井区域与阻挡区域之间实现陡峭的界面。

(第二种实施方式)

以下说明具有量子井结构的半导体元件的形成方法。图7A和图7B是表示本发明涉及的第二种实施方式中半导体元件的形成方法。

如图7A所示准备基板。作为基板可以使用氮化镓单晶晶片。必要时，可以在此晶片上形成氮化镓膜。这种氮化镓膜及其后续的制造工序中形成的III-V族氮化物半导体膜，例如可以根据有机金属气相生长法制作。接着说明用氮化镓基板21形成半导体元件的方法。在氮化镓基板21上形成称作氮化镓层23的III-V族氮化物半导体膜。氮化镓膜23具有n导电类型。在一个实施例中，使用氮化镓膜23作为金属包层。

参照图7B，在氮化镓层23上提供在活性区域25中形成称作外延晶片的半导体基板生产物E1。活性区域25具有包含井膜和阻挡半导体膜的量子井结构。图8A是表示形成井膜和阻挡半导体膜用的温度曲线图。图8B是表示根据图8A所示温度曲线P制作的量子井结构的图。参照图8B，在氮化镓层23上形成阻挡A膜26、阻挡B膜27、井膜28、阻挡C膜29。如图8A所示，在时刻t₀，将有机金属气相生长装置设置在摄氏1000度温度T_B下。为形成阻挡膜根据原料气体在温度T_B下形成阻挡A膜26。阻挡A膜26，例如可以是未掺杂GaN膜或未掺杂InGaN膜这一III-V族氮化物半导体膜。在时刻t₁与t₂之间，形成了阻挡A膜26。在时刻t₂停止供给原料气体，完成阻挡A膜26的形成。在时刻t₃开始变更温度。在时刻t₄温度为T_W。开始变更温度后，为形成阻挡B膜根据原料气体形成阻挡B膜27。在时刻t₄与t₅之间，在形成井膜28之前形成阻挡B膜27。阻挡B膜27，例如由至少含有例如称作未掺杂InGaN膜的氮、铟和镓的III-V族氮化物半导体组成。阻挡B膜27的一部分或者全部也可以在温度T_W下形成。在优选的实施例中，阻挡B膜27可以在温度T_W下形成。在时刻T₅，有机金属气相生长装置是适于形成井膜用的温度T_W(例如摄氏820度)。将原料气体从阻挡B膜27用原料气体改为井膜28用原料气体。井膜28在温度T_W下形成。井膜28由至少含有氮、铟和镓的III-V族氮化物半导体组成。在优选的实施例中，在阻挡B膜27上形成的工序之后进行井膜28的形成，与阻挡B膜27的形成实质上连续进行井膜28的形成。

根据这种方法，在形成阻挡A膜26工序进行后有不进行成膜而变更温度的期间。此后在形成井膜28之前，在阻挡A膜26上形成阻挡B膜27。因此可以在井膜28与阻挡B膜27之间形成有陡峭的界面。阻挡A膜26在比温度T_W高的温度T_B下形成。阻挡B膜27的至少一部分在温度T_W下形成。阻挡B膜27的铟组成比井膜28的铟组成小。阻挡A膜26例如可以是未掺杂GaN膜，阻挡B膜27例如可以是未掺杂In_0.01Ga_0.99N膜，井膜28例如可以是未掺杂In_0.15Ga_0.85N膜。

在时刻T₆，有机金属气相生长装置是适于形成井膜用的摄氏820度的温度T_W。进而在本实施例中，在时刻T₆，供给阻挡C膜用原料气体，在井膜28上形成阻挡C膜29。例如将井膜用原料气体更改为阻挡C膜29用原料气体。阻挡C膜29，由含有氮、镓和铟的III-V族氮化物半导体组成。阻挡C膜29的形成温度从温度T_W开始。与开始形成阻挡C膜29的同时，或者在开始形成阻挡C膜29之后，在某时刻T₇(T₆≤T₇)时，开始变更温度。温度开始升上后，停止供给阻挡C膜用原料气体。在时刻T₆与T₈之间，形成阻挡C膜29。在时刻T₈与T₉之间，具有不进行成膜而变更温度的期间。在时刻T₉，有机金属气相生长装置的温度变成T₈。也就是说，阻挡C膜29事先在比温度T_W低并在温度T_W以上温度下形成，阻挡C膜29的铟组成比井膜28的铟组成低。阻挡C膜29例如可以是未掺杂In_0.01Ga_0.99N膜。

根据这种方法，在形成井膜28后不进行成膜而变更温度的工序之前，具有形成阻挡C膜29的工序。因此，能够在井膜28与阻挡C膜29之间形成陡峭的界面。

图9A是表示形成井膜和阻挡半导体膜用的温度曲线图。图9B是表示根据图9A所示的温度曲线制作的量子井结构的图。参照图9B，进一步在阻挡C膜29上形成有阻挡A膜30、阻挡B膜31、井膜32和阻挡C膜33。为了形成这些氮化物半导体膜，准备如图9A所示的时序S1，并根据这种时序重复所需次数。本实施方式中，时序(sequence)S1与时序S0实质上相同，在时序S0中的时刻T₁至T₉，分别与时序S1中时刻T₁₀至T₁₈对应。

重复这些操作后，在时刻T₁₉与T₂₀之间于阻挡C膜33上形成阻挡A膜34。这样可以形成了活性区域25。

图10A和图10B是表示本发明涉及的第二种实施方式的半导体元件形成方法的图。

如图10A所示，在活性区域25上形成至少含有氮、铝和镓的III-V族氮化物膜35，提供称作外延晶片的半导体基板产物E2。III-V族氮化物膜35，具有p型导电类型。在一个实施例中，可以使用III-V族氮化物膜35作为金属包层，例如由AlGaN半导体组成。以下如图10B所示，在III-V族氮化物膜35上，形成至少含有氮和镓的III-V族氮化物半导体膜37，提供称作外延晶片的半导体基板产物E3。III-V族氮化物半导体膜37具有p型导电类型。在一个实施例中，可以使用III-V族氮化物半导体膜37作为接触层，由GaN半导体组成。

本实施方式中，虽然形成了具有阻挡A膜、阻挡B膜和阻挡C膜的阻挡区域，但是基于本实施方式的说明，也能形成具有阻挡A膜和阻挡B膜的阻挡区域，而且还可以形成具有阻挡A膜和阻挡C膜的阻挡区域。

由于阻挡A膜和阻挡C膜由不含铝的III-V族氮化物组成，所以阻挡B膜和阻挡C的禁带宽度，比膜阻挡A膜的禁带宽度大。因此，阻挡B膜和阻挡C膜的结晶性比在摄氏800度左右生长的AlGaN膜的结晶性好，而且比施加在井膜上的变形也小。由于阻挡B膜位于井膜之下，所以在从阻挡A膜的生长温度变更为井膜的生长温度的过程中，在阻挡A膜的表面上产生的污染不会与井膜接触。由于在井膜的上侧形成阻挡C膜，所以在从井膜的成膜温度变更为阻挡A膜的生长温度的过程中，可以防止井膜中的铟分解。阻挡B膜和阻挡C膜，由于具有比井膜的铟组成小的铟组成，所以在成膜装置温度变化的过程中，被阻挡C膜覆盖的井膜中的铟不会分解。因此可以得到优质的井层。由于将厚度比阻挡A膜薄的阻挡B膜和阻挡C膜，设置在井膜与阻挡A膜之间，所以能够形成高温下显示良好结晶性的阻挡A膜。

称为氮化镓层的阻挡A膜，可以使用载气H₂分步生长。在优选的实施例中，阻挡A膜的生长温度是摄氏900度以上。而且阻挡A膜的生长温度优选是摄氏1200度以下。能提高阻挡半导体膜的结晶性和平坦性。

在优选的实施例中，井膜的生长温度优选根据所需的铟组成选择的是摄氏600度以上，而且优选是摄氏900度以下。

阻挡B膜和阻挡C膜的一部分或者全部，可以在温度变更中进行。由此，可以缩短形成活性区域所需的时间。结果可以缩短井区域是比其成膜温度高的温度下的时间。

在包含由InGaN组成的井层与由GaN(或InGaN)组成的阻挡层的量子井结构中，在相同温度和相同气氛中形成井层和阻挡层。正如以上说明的那样，阻挡层的最佳沉积温度，比井层的最佳沉积温度高。一旦使阻挡层在比井层的沉积温度高的高温下生长，就提高阻挡层的结晶性。另一方面，一旦将井层暴露在比其沉积温度高的温度时，井层的构成元素就会分解，其表面上的构成元素，例如铟就会逃逸。由于这种逃逸，难以得到表面陡峭的优良量子井结构，而一旦在低温下形成阻挡层，结晶缺陷就容易产生。

在本实施方式涉及的方法中，由于在井膜生长之前形成追加的阻挡半导体膜，所以能提高井膜的结晶性。而且由于在井膜生长之后形成追加的阻挡半导体膜，所以能够在无损于井膜的结晶性以及井膜与阻挡膜之间表面陡峭性的情况下，提高阻挡半导体膜的结晶性。图3A和图3B是表示XRD评价曲线的图，图3A表现出比图3B更高次的附属峰(satellite peak)。根据此方法形成的发光二极管的这种半导体发光元件，将显示良好的发光特性。

以上说明了几个实施方式，图11A是表示本实施方式涉及的发光二极管的图。以下说明发光二极管51的制作。在含有氨(NH₃)和氢气(H₂)的气氛中，在摄氏1050度左右温度下对GaN基板53作10分钟左右的前处理(热清洗)。经过这种前处理后，一边添加硅一边使GaN半导体在GaN基板53上于摄氏1150度温度下生长，例如形成2微米的n型GaN膜55。然后，在摄氏900度温度下使InGaN半导体生长，例如得到15纳米的未掺杂(以下记作“ud”)In_0.01Ga_0.99N膜57。然后变更温度。在摄氏820度温度下使InGaN半导体生长，例如得到3纳米的ud-In_0.015Ga_0.985N膜59。ud-In_0.01Ga_0.99N膜57和ud-In_0.015Ga_0.985N膜59，均起着金属包层的作用。

接着，在摄氏820度温度下使InGaN半导体生长，例如得到2.5纳米的ud-In_0.015Ga_0.985N膜65。ud-In_0.015Ga_0.985N膜65作为井区域而工作。

形成ud-In_0.015Ga_0.985N膜65之后，将温度从摄氏820度变更为摄氏900度。在此温度变化中使InGaN半导体生长，例如得到3纳米的ud-In_UGa_1-UN膜67。这种半导体膜67的铟组成随着从井膜中逃逸而减少。ud-In_UGa_1-UN膜67构成阻挡区域的一部分。在一个实施例中，可以根据在摄氏820度下形成In_0.015Ga_0.985N膜用的气体流量比。

当温度稳定达到摄氏900度后，在该温度下使InGaN半导体生长，例如得到12纳米的ud-In_0.01Ga_0.99N膜69。ud-In_0.01Ga_0.99N膜69由一部分阻挡区域73构成。

ud-In_0.01Ga_0.99N膜69形成后，将温度从摄氏900度变更至820度温度下。当温度稳定达到摄氏820度后，在该温度下使InGaN半导体生长，例如得到3纳米的ud-In_0.015Ga_0.985N膜71。ud-In_0.015Ga_0.985N膜71由一部分阻挡区域73构成。

重复这些工序，最终形成五个井区域65和四个阻挡区域73。形成这些井区域和阻挡区域之后，形成上部金属包层63。将温度从摄氏820度变更至900度。在此温度变化中使InGaN半导体生长，例如得到3纳米的ud-In_VGa_1-VN膜72。这种半导体膜72的铟组成随着从井膜逃逸而减少。ud-In_VGa_1-VN膜72构成上部金属包层63的一部分。在一个实施例中，可以根据在摄氏820度下形成In_0.015Ga_0.985N膜的气体流量比。在该温度下使InGaN半导体生长，例如得到15纳米的ud-In_0.01Ga_0.99N膜75。ud-In_0.01Ga_0.99N膜75构成上部金属包层63的一部分。

接着在摄氏1100度温度下使掺杂镁的AlGaN半导体生长，例如得到20纳米的p型Al_0.15Ga_0.85N膜77。p型Al_0.15Ga_0.85N膜77起着第二金属包层的作用。然后，使掺杂镁的GaN半导体生长，例如得到50纳米的p型GaN膜79。p型GaN膜79起接触层作用。

进而在基板53的背面上形成由Ti/Al组成的阴极电极81，在接触层上形成由Ni/Au组成的半透明电极83。在半透明电极83形成由Ti/Au组成的平板电极85。

图11B是表示具有其他结构的发光二极管的图。以下说明发光二极管91的制作。在发光二极管91中，特别是在相同温度，例如摄氏820度下形成下部金属包层93、井区域95、阻挡区域97和上部金属包层99。

图12A和图12B是分别表示图11A和图11B结构中的原子间力显微镜(AFM)图像。这些原子间力显微镜照片，表示在不使p型AlGaN层和p型GaN层生长的情况下，对量子井结构的表面进行摄影的图像(10微米×10微米的区域)。图12B所示的原子间力显微镜图像，与井层和阻挡层在相同温度下形成的发光二极管对应，显示有因铟的偏析而产生的四个缺陷。另一方面，图12A所示的原子间力显微镜图像，与在比井层成膜温度高的温度下形成了阻挡层的发光二极管对应，没有因铟的偏析而产生的缺陷。若在良好的MQW面上于10微米×10微米的区域内缺陷密度是一个以下，则与每平方厘米相当的缺陷密度希望是1×10⁶个(1×10⁶/cm)以下。图12B中出现的缺陷起因于In的偏析，当InGaN生长温度较低的情况、InGaN的In组成较高的情况下，以及在InGaN生长过程中(V族气体的摩尔数)/(III族气体的摩尔数)较低的情况下，均容易产生。通过使阻挡层在比井层更高的温度下生长，能够提高活性层的结晶性，抑制这种缺陷的产生。

图13A是表示图11A所示的发光二极管用外延层表面荧光显微镜的图像。图13B是图11B所示的发光二极管用外延层表面荧光显微镜的图像。观察这些图像时，可以根据365纳米的激发波长。

参照图13A，由于在与井区域不同的温度下形成阻挡区域，所以阻挡膜的结晶性良好。发光二极管51以几乎均匀的强度发光。另一方面，参照图13B，由于在与井区域相同的温度下形成阻挡区域，所以阻挡膜的结晶性不太好。井区域的膜质不均匀，在发光二极管中出现非发光区域。

在450纳米的发光波长中，发光二极管51的光发光功率，是发光二极管91发光功率的2.5倍。

(第三种实施方式)

以下说明具有量子井结构的半导体元件的形成方法。图14A和图14B是表示本发明涉及的第三种实施方式半导体元件形成方法的图。这种方法在以下各点上与图9A和图9B所示的实施方式不同。也就是说，在时刻t₇与时刻t₉之间使温度上升，在时刻t₉与时刻t₂₁(代替t₁₀)间的期间M₁内保持温度T_B，在时刻t₂₁与时刻t₁₁间形成阻挡A膜30a。在时刻t₁₆与时刻t₁₈之间使温度上升，在时刻t₁₈与时刻t₂₂(代替t₁₉)间的期间M₁内保持温度T_B，在时刻t₂₂与时刻t₂₀间形成阻挡A膜34a。

在本实施例中首先形成阻挡膜后，设置不进行成膜而在期间M₁内保持温度T_B的工序。在此期间M₁内，在比井膜的成膜温度和升温期间内温度高的T_B温度下，能够使被成膜的阻挡膜表面的原子迁移。因此，能够提供一种阻挡膜表面的平坦性、和已经成膜的活性区域用半导体膜的结晶性提高，而且在适于后面阻挡膜成膜的基底。

图15A和图15B是分别表示本发明涉及的第三种实施方式中一种半导体元件形成方法变形例的图。这种方法，在以下各点上与图9A和图9B所示的实施方式不同。也就是说，在时刻t₇与时刻t₂₄之间使温度上升，在时刻t₆与时刻t₂₃(代替t₈)之间形成阻挡C膜29b。在时刻t₂₃与时刻t₂₄之间的期间M₂内不成膜而使温度上升，当温度稳定后在时刻t₂₅(代替时刻t₁₀)与时刻t₁₁之间形成阻挡A膜30b。而且在时刻t₁₆与时刻t₂₇之间使温度上升，在时刻t₁₅与时刻t₂₆(代替时刻t₁₇)之间形成阻挡C膜33b。在时刻t₂₆与时刻t₂₇之间的期间M₂内不成膜而使温度上升，当温度稳定后在时刻t₂₈(代替时刻t₁₉)与时刻t₂₀之间形成阻挡A膜34b。

在这种变形例中，首先形成阻挡膜后，设置不进行成膜而变更温度的工序。利用此工序能够使被成膜的阻挡膜表面上原子迁移。由此，可以提供一种阻挡膜表面的平坦性、和已经成膜的活性区域用半导体膜的结晶性提高，适于后面阻挡膜成膜的基底。

图16A和图16B是表示本发明涉及的第三种实施方式中一种半导体元件形成方法变形例的图。这种方法，在以下各点上与图9A和图9B所示的实施方式不同。也就是说，在时刻t₅与时刻t₂₃(代替时刻t₈)之间形成有阻挡C膜29c。在时刻t₂₉与时刻t₃₀之间不成膜而使温度上升，同时在时刻t₃₀与时刻t₃₁之间保持温度T_B。当温度稳定后，在时刻t₃₁(代替时刻t₁₀)与时刻t₁₁之间形成阻挡A膜30c。而且在时刻t₁₅与时刻t₃₂(代替时刻t₁₇)之间形成阻挡C膜33c，在时刻t₃₂与时刻t₃₃之间，不成膜而使温度上升，同时在时刻t₃₃与时刻t₃₄之间保持温度T_B。当温度稳定后，在时刻t₃₄(代替时刻t₁₉)与时刻t₂₀之间形成阻挡A膜34C。

这种变形例中，首先形成阻挡膜后，设置有不进行成膜而变更温度，并在此后保持温度的工序。利用此工序可以使被成膜的阻挡膜表面上原子迁移。因此，可以提供一种阻挡膜表面的平坦性、和已经成膜的活性区域用半导体膜的结晶性提高，适于后面阻挡膜成膜的基底。

正如以上说明的那样，在这些实施例和变形例中，在期间M₁(例如时刻t₉与时刻t₂₁之间的期间)、M₂、M₃内在不进行成膜而对已经生长的半导体膜实施热处理。这种期间内，使原子在第三阻挡膜上迁移。为使充分量原子产生迁移，例如优选在高于摄氏860度的温度T_M下进行热处理。

期间M₁、M₂、M₃优选是5分钟以下。根据这种方法，在不成膜而使温度上升的期间内或者当不成膜而温度保持时间短的情况下，迁移产生得并不充分。而当此期间长的情况下，由于生长表面上附着的杂质和/或因活性层的结晶品质劣化，不能提高发光元件的发光特性。

图17A和图17B是表示发光二极管的发光图像的图。这种发光二极管的结构，与图11A所示的实质上相同。在图17A所示的在变更温度的情况下使生长的InGaN层67形成30秒钟之后，将升温至摄氏900度的升温时间和温度稳定用保持时间总计设定为2分钟。在图17B所示的发光二极管的制作中，当井膜65、71形成之后，与图17A所示的发光二极管的制作没有不同(不成膜而变更温度的期间)。这种发光二极管，通过控制生长速度使第一阻挡层的膜厚相同。

这些发光二极管的发光强度相等。参照图17A，发光二极管能均匀发光，与之相比参照图17B，在发光面上可以看到亮点。亮点的发生起因于边升温边成膜的阻挡层的结晶性。阻挡层的结晶性，靠近井层的区域差，据认为这是因为在不使其反复的情况下对于进行下一井层的生长产生有害影响的缘故。井层由于由In组成高的InGaN组成，所以基底的结晶性差而且品质容易劣化。

图17A所示的发光二极管的制作中，在不进行成膜而改变温度的期间内，原子在第一阻挡膜的表面附近产生迁移，第一阻挡膜的结晶性和平坦性将变得良好。也就是说，在比井层高的温度下使阻挡层生长的情况下，通过使上述的生长中断，可以使活性层的结晶性恢复，可以进一步提高活性层的品质。

在文献4中，井膜上有两个阻挡层，边升温边使第一阻挡层生长，当温度达到高温之后再使第二阻挡层生长。形成第二阻挡层时，增大生长速度，增加氢气(H₂)分压，变更V/III摩尔比减小等生长条件。在文献4中，事先边升温边使第一阻挡层生长，使第一阻挡层与第二阻挡层连续成膜。据认为在这种方法中，第一阻挡层的结晶性缓缓升高，所以井层附近区域的结晶性并不充分。井层附近区域结晶性恶化的结果，在其上形成的膜的品质不会改善，随着活性层整个厚度的增加，结晶性不充分的影响将会变得逐渐显著。因此，对使高亮度化重要的MQW这一表面膜质的提高受到限制。

在优选的实施方式中虽然图示说明了本发明的原理，但是在不超出本发明原理的情况下，本领域普通技术人员能够对配置和细节作出变更。本发明并不限于本实施方式公开的那些特定结构。例如，在本发明的实施方式中，虽然对称作发光二极管的半导体发光元件进行了说明，但是本发明并不限于发光层用的量子井结构，而且本发明不仅能用于半导体发光元件，而且也能用于具有量子井结构的其他半导体器件。因此，在本发明的精神范围内做出的修改及变更都应包括在本发明的保护范围。