通过使用N型嵌入层改进静电放电NMOS的触发

摘要

一种ESD NMOS结构具有奇数个建立在一个P型阱(6)中的N型结构(4a－4g)。嵌入的N型结构(NBL)被置于该N型结构之间。中央的N型结构和每个交替的N型结构被相互电连接，到该嵌入的N型结构，并且连接到输出接头(14)；而其它N型结构被相互电连接并且连接到该P阱和“地”(10)。当出现一个正向ESD事件时，在该N型嵌入结构和该N型结构之间的P阱中创建一个耗尽区，从而增加该结构的电阻率。另外，当出现正向ESD事件时，在该中央N型结构的两侧的支路NPN晶体管击穿并且快速恢复。结果电流通过增加电阻的区域，从而从该中央N型结构向着末端N型结构产生较大的电压。该增加的电阻率和较高的电压作用的组合降低该ESD结构的触发电压。