半导体元件布局设计装置、布局设计方法和布局设计程序

摘要

布局设计方法包括：取得半导体集成电路中包含的元件的元件类型、元件具有的电极间的连接关系的步骤S10；把半导体集成电路中包含的元件作为关注元件依次选择，根据元件类型和连接关系，求出应该与该关注元件接近配置的元件，把关注元件和应该接近配置的元件指定为对组的步骤S12；把指定为所述对组的元件彼此接近配置，进行半导体集成电路的布局的步骤S14。提供正确并且容易地进行包含有必要进行对指定的元件的半导体集成电路的布局设计的布局设计方法。

说明书

技术领域

本发明涉及对半导体集成电路的元件进行布局的布局设计装置、布局设计方法和布局设计程序。

背景技术

作为把半导体集成电路应用于模拟电路时的要求，能列举出减小补偿电压或增益的偏移。当把模拟电路中包含的元件布局时，通过使用布局工具对特定的元件进行对指定，抑制由这些对指定元件的特性偏移引起的电路特性不良。

这里，对是指模拟电路的布局设计时，比精度成为问题的元件的对或组。例如关于电流反射镜电路或差动放大电路等中使用的双极晶体管或电阻，当有必要选择具有相似特性的元件时，进行元件的对指定。这时，要求基极-发射极之间电压VBE的比精度为数mV以下、电阻的比精度为数％以下。

为了实现这些比精度，有必要进行元件的布局，使成对的元件在半导体芯片内的接近区域中向同一方向配置。通过将对指定的元件向同一方向配置在接近的区域中，能避免制造工艺的偏移引起的同一晶片内元件特性或尺寸的偏移或从周边受到的热和噪声的影响变为不均匀。

在半导体集成电路中，如图19和图20所示，在半导体衬底上形成晶体管、电阻、电容等元件。各元件形成在由半导体衬底10表面的分离层12分离的外延层即称作岛14的区域内。分离层12电连接在半导体衬底10上，在半导体集成电路中为最低电位(GND)。即岛14内的电位维持在比分离层12的电位还高。

当岛14内的电位比分离层12的电位还低时，在半导体集成电路内构成电路图中不存在的寄生元件，由于该寄生元件，有可能进行预想不到的动作。结果，产生半导体集成电路不正确地工作，无法发挥所要求的性能这样的问题。因此，岛14和分离层12的电位必须总维持正确的关系。

这里，就半导体集成电路中频繁使用的元件的结构加以说明。图19(a)是NPN晶体管的平面图和剖视图。NPN晶体管在半导体衬底10上隔着N型掩埋区16层叠的N型外延层内形成。外延层通过添加了高浓度P型杂质的P⁺分离层12包围周围，构成岛14。在岛14中形成有N型集电区18、P型基区20和基区20内的N型发射区22。

图19(b)是横型PNP晶体管的平面图和剖视图。横型PNP晶体管在半导体衬底10上隔着N型掩埋区16层叠的N型外延层内形成。外延层通过高浓度的P⁺分离层12包围周围，构成岛14。岛14成为N型基区20，向该岛14内添加P型杂质，形成集电区18和发射区22。

图19(c)是纵型PNP晶体管的平面图和剖视图。纵型PNP晶体管在半导体衬底10上隔着N型的掩埋区16和P型的掩埋区24层叠的外延层内形成。外延层通过高浓度的P⁺分离层12包围周围，构成岛14。在纵型PNP晶体管中，还包围该岛14的内侧形成高浓度的P⁺集电区18。把由该集电区18包围的区域作为N型的基区20，在该基区20内形成P型的发射区22。

图20是电阻的平面图和剖视图。电阻在半导体衬底10上隔着N型的掩埋区16层叠的外延层内形成。外延层通过高浓度的P⁺分离层12包围周围，构成岛14。在岛14内形成成为电阻体的P型电阻层24。在岛14即N型外延层中设置电极，把该电极维持在比配置在岛14内的电阻的端子电压中最高的电压还高的电位。这样，把设置在岛14中的电极称作吊电极25，把吊电极25的电位称作吊电位。

如上所述，构成半导体集成电路的各元件形成在由P⁺分离层12包围的岛14内。这时，通过把进行对指定的元件配置在同一岛14内，能避免制造过程引起的晶片内的元件特性偏移的影响。此外，当不是进行对指定的元件时，进行把满足给定条件的多个元件配置在同一岛14内的岛化，通过把由分离层12划分的岛14的电位保持一定，能与其他岛14进行电隔离，能稳定进行电路动作。有时也能取得减小半导体芯片的尺寸的优点。

[专利文献1]

特开平5-218202号公报

可是，在以往的布局设计中，进行元件的对指定，或把多个元件配置的同一岛中时，存在以下的问题。

1.因为半导体集成电路中使用的元件多种多样，所以有必要进行对指定的元件的组合庞大，容易发生对指定的错误或忘记指定引起的电路特性不良。

2.在布局作业中进行对指定的元件群总有必要配置为对或组，当对于对指定实现了理想的元件配置时，当半导体芯片的缩小化不充分时，布局设计者有必要手工解除对指定，再配置元件。

3.当解除对指定，配置元件时，在布局设计后，布局作业者有必要进行是否恰当配置应该进行对指定的元件的确认作业。因此，布局作业变得繁杂，作业时间变长。此外，根据进行确认作业的作业者的能力，半导体集成电路的性能偏移。

4.进行对指定的元件局限于同一种类的元件，元件的配置方向相同，为了抑制工艺引起的特性偏移，有必要考虑尽可能接近配置，当手工进行这些时，对布局作业者带来的负担大。

发明内容

本发明鉴于所述布局设计的问题，为了解决所述课题的至少一个，其目的在于：提供使元件的对指定以及布局变得容易的布局设计装置、布局设计方法和布局设计程序。

能解决所述课题的本发明是一种布局设计装置，通过配置多个元件，进行半导体集成电路的布局，其特征在于：包括：取得布局的对象中包含的多个元件的元件类型、元件具有的电极间的连接关系的电路信息取得部件；把布局的对象中包含的元件作为关注元件依次选择，根据所述元件类型和所述连接关系，求出应该与该关注元件接近配置的元件，把该关注元件和应该接近配置的元件指定为对组的对指定部件；把指定为所述对组的元件彼此接近配置，进行布局的布局部件。

能解决所述课题的本发明是一种布局设计装置，通过配置多个元件，进行半导体集成电路的布局，其特征在于：包括：取得布局的对象中包含的多个元件的元件类型、元件具有的电极间的连接关系的电路信息取得部件；把布局的对象中包含的元件作为关注元件依次选择，根据所述元件类型和所述连接关系，求出应该配置在与该关注元件相同的岛内的元件，把该关注元件和应该配置在相同的岛内的元件指定为岛组的岛化指定部件；把指定为所述岛组的元件配置在同一岛内，进行布局的布局部件。

这里，所述电路信息取得部件是进一步取得元件的吊电位的连接关系的部件；所述布局部件是当所述岛组中包含的全部元件的吊电位相等时，在配置该岛组中包含的元件的岛中配置比该岛组中包含的元件数还少的吊电极的部件。

能解决所述课题的本发明是一种布局设计方法，通过配置多个元件，进行半导体集成电路的布局，其特征在于：包括：取得布局的对象中包含的多个元件的元件类型、元件具有的电极间的连接关系的电路信息取得步骤；把布局的对象中包含的元件作为关注元件依次选择，根据所述元件类型和所述连接关系，求出应该与该关注元件接近配置的元件，把该关注元件和应该接近配置的元件指定为对组的对指定步骤；把指定为所述对组的元件彼此接近配置，进行布局的布局步骤。

能解决所述课题的本发明是一种布局设计方法，通过配置多个元件，进行半导体集成电路的布局，其特征在于：包括：取得布局的对象中包含的多个元件的元件类型、元件具有的电极间的连接关系的电路信息取得步骤；把布局的对象中包含的元件作为关注元件依次选择，根据所述元件类型和所述连接关系，求出应该配置在与该关注元件相同的岛内的元件，把该关注元件和应该配置在相同的岛内的元件指定为岛组的岛化指定步骤；把指定为所述岛组的元件配置在同一岛内，进行布局的布局步骤。

能解决所述课题的本发明是一种布局设计程序，通过配置多个元件，进行半导体集成电路的布局，其特征在于：使计算机执行包含以下步骤的处理，包括：取得布局的对象中包含的多个元件的元件类型、元件具有的电极间的连接关系的电路信息取得步骤；把布局的对象中包含的元件作为关注元件依次选择，根据所述元件类型和所述连接关系，求出应该与该关注元件接近配置的元件，把该关注元件和应该接近配置的元件指定为对组的对指定步骤；把指定为所述对组的元件彼此接近配置，进行布局的布局步骤。

能解决所述课题的本发明是一种布局设计程序，通过配置多个元件，进行半导体集成电路的布局，其特征在于：使计算机执行包含以下步骤的处理，包括：取得布局的对象中包含的多个元件的元件类型、元件具有的电极间的连接关系的电路信息取得步骤；把布局的对象中包含的元件作为关注元件依次选择，根据所述元件类型和所述连接关系，求出应该配置在与该关注元件相同的岛内的元件，把该关注元件和应该配置在相同的岛内的元件指定为岛组的岛化指定步骤；把指定为所述岛组的元件配置在同一岛内，进行布局的布局步骤。

这里，所述电路信息取得步骤是进一步取得元件的吊电位的连接关系的步骤；所述布局步骤是当所述岛组中包含的全部元件的吊电位相等时，在配置该岛组中包含的元件的岛中配置比该岛组中包含的元件数还少的吊电极的步骤。

根据本发明，能取得以下的效果。

1.通过自动进行对或岛化的指定，能防止指定错误或忘记指定，能抑制元件特性的偏移等引起的电路特性不良的发生。

2.当执行对或岛化时，对各元件类型决定配置的规则，所以能自动进行加入了使元件的配置方向一致，尽可能接近配置元件等考虑的布局。

3.作为原则，以组为单位配置自动进行对指定的元件，当对块布局最优化时产生问题，只在解除对指定时需要布局作业者的手动作业。因此，作业变得容易，能减少作业错误。

4.一边确认电路数据库或组数据库中登记的内容，一边能验证布局设计的结果，所以不依存于布局作业者的技术，能容易进行验证作业。

附图说明

图1是表示半导体集成装置的设计和制造的流程图。

图2是表示本发明实施例的布局设计装置的结构框图。

图3是表示本发明实施例的布局设计方法的流程图。

图4表示电路数据库的登记内容。

图5是表示进行对和岛化的指定的子程序的流程图。

图6表示电路数据库的登记内容。

图7表示组数据库的登记内容。

图8表示电路数据库的登记内容。

图9表示组数据库的登记内容。

图10表示NPN晶体管的元件和组元件的生成例。

图11表示横型PNP晶体管的元件和组元件的生成例。

图12表示纵型PNP晶体管的元件和组元件的生成例。

图13表示电阻的元件和组元件的生成例。

图14是表示进行块布局的子程序的流程图。

图15说明块布局的岛化。

图16说明块布局的岛化。

图17说明块布局的岛化。

图18说明块布局的岛化。

图19是表示各种晶体管的构造例的平面图和剖视图。

图20是表示电阻的构造例的平面图和剖视图。

符号的说明。

10-半导体衬底；12-分离层；14-岛；16-掩埋区；18-集电区；20-基区；22-发射区；24-电阻层；30-控制部；32-输入部；34-输出部；36-存储部；38-总线；40-接口部；46-分离区；48-岛；50-吊电极；52-多边形；54-区域；56-区域；58-区域的凸部；60-分离区；62-吊电极。

具体实施方式

<半导体芯片的制造>

参照图1的设计、制造流程图，说明把半导体集成电路组入半导体芯片之前的制造步骤。在步骤S100的系统设计中，首先进行半导体集成电路的系统设计。这里，决定电路所必要的特性、芯片尺寸、设计标准等系统的基本要求规格。接着，在步骤S102的电路设计中，根据要求规格，进行使用元件的选择、元件间布线等的电路设计。在步骤S104的布局设计中，根据电路图进行半导体晶片上的元件或布线的布局。在布局设计中，把元件的配置、连接元件间的布线的图案等作为布局图开始书写，以便满足芯片尺寸、设计标准等的基本规格。根据该布局图，生成制造工艺中使用的掩模图案。在步骤S106中，确认布局设计的结果，如果是修正的地方，就对布局设计进行反馈，修正元件的布局。如果必要，就反馈修正，直到步骤S102的电路设计(元件级)。如果布局设计的结果中没有问题，就转移到步骤S108的制造工艺。

在布局设计中，为了满足半导体集成电路的特性，对多个元件进行对指定，为了在同一岛中形成多个元件，有必要进行岛化。在关于这些处理进行说明前，说明在布局设计中进行对指定的条件和能岛化的条件。可是，进行对指定的条件和能岛化的条件并不局限于此，可以按照半导体集成电路的要求规格，适当变更。

<进行对指定的条件>

在半导体集成电路中为了实现要求规格，对多个元件进行对指定的条件分类如下。

1-1.当NPN晶体管彼此、横型PNP晶体管彼此、纵型PNP晶体管彼此时

(1)基极彼此、发射极彼此、集电极彼此分别连接在同一端子上时。例如，列举出大输出用晶体管。

(2)基极彼此、发射极彼此分别连接在同一端子上时。例如，列举出电流反射镜电路。

(3)当基极彼此连接在同一端子上时。例如列举出电流反射镜电路。

(4)发射极彼此分别连接在同一端子上时。例如列举出差动放大输入电路。

(5)集电极彼此分别连接在同一端子上时。

1-2.电阻之间时

(1)连接在进行对指定的各晶体管的同一电极上的电阻彼此时。

(2)具有同一串联、并联或组合的连接结构的电阻彼此时。

(3)其他特殊情形。

<能岛化的条件>

下面，为了尽可能减小半导体芯片，把多个元件能形成在同一岛中的条件分类如下。

2-1.NPN晶体管彼此时：由于岛电位与集电极电位相等，连接集电极彼此间时。

2-2.横型PNP晶体管彼此时：由于岛电位与基极电位相等，连接基极彼此间时。

2-3.纵型PNP晶体管彼此时：在多个元件中，外加在集电区和分离层之间的岛上的吊电位相等的晶体管彼此。

2-4.电阻彼此时：外加在岛上的吊电位相等的电阻彼此。

2-5.纵型PNP晶体管和电阻时：满足所述2-3和2-4的条件，并且纵型PNP晶体管和电阻的岛的吊电位相等的晶体管和电阻。

2-6.此外，满足2-1～2-5的条件，并且岛电位具有相同结构的元件彼此。

<布局设计>

本发明的布局设计装置如图2所示，基本上由控制部30、输入部32、输出部34、存储部36和总线38构成。控制部30、输入部32、输出部34、存储部36通过总线38连接为能传递信息。布局设计装置能由通用计算机的硬件结构实现。

此外，为了使与外部计算机的信息交换成为可能，希望包含接口部40。通过接口部40，与外部网络连接为能传递信息，从连接在网络上的外部装置接收布局设计所必要的数据，或把在布局设计中取得的结果输出到外部装置。

控制部30相当于计算机的中央处理单元(CPU)，执行存储在存储部36中的操作系统(OS)，统一进行与布局设计装置关联的各部的控制。此外，根据存储在存储部36中的布局设计程序，进行布局设计的处理。

输入部32在把由系统设计决定的电路的要求规格或由电路设计决定的关于集成电路的信息输入布局设计装置时使用。此外，这些信息也可以通过接口部40从外部装置输入。输入的信息通过总线38输送到控制部30用于处理，传输到存储部36来存储和保持。作为输入部32，例如能使用键盘、鼠标等。

输出部34在显示从输入部32输入各种信息时的用户界面画面，或显示布局设计中的中间结果和最终的布局图的确认画面时使用。作为输出部34，例如能使用显示器、打印机等。

存储部36永久或暂时存储和保持OS、布局设计程序、输入的各种信息、由处理取得的结果等。存储在存储部36中的数据或程序能通过总线38从控制部30适当参阅。作为存储部36，能使用半导体存储器、硬盘、软盘、光磁盘、磁带等。

下面，参照图3的流程图，详细说明布局设计的各步骤。以下表示的布局设计的各步骤可编程为能由计算机执行的程序，把该程序存储和保持在存储部36中，通过由控制部30执行来进行处理。

在以下的说明中，进行对指定的条件和能岛化的条件预先作为数据库存储在存储部36中以便能从控制部30参阅。

在步骤S10中，取得通过电路设计决定的关于电路图的信息。在关于电路图的信息中包含表示元件规格的元件信息和表示元件连接关系的连接信息。关于取得的电路图的信息中，元件信息包含元件类型、元件尺寸、各元件的布局图案形状等，连接信息包含元件电极的节点、吊电极的节点等。元件信息和连接信息如图4所示，与分配给各元件的元件编号关联，作为电路数据库存储到存储部36中。

在步骤S12中，进行把成为对指定和岛化的对象的元件彼此进行分组的处理。在步骤S12中，把进行对指定的元件彼此进行分组后，对岛化的元件彼此进行分组。把步骤S12子程序化，沿着图5的流程图执行。

最初，参阅电路的数据库，按照元件编号顺序，作为关注元件而选择，取得该元件类型(S12-1)。这里，决定关注元件的元件类型相当于NPN晶体管、横型PNP晶体管、纵型PNP晶体管、电阻、电容或其他特殊元件类型的哪一个。

下面，参阅电路数据库，检索与关注元件的各电极具有连接在同一节点上的电极的其他元件。结果，当检索的元件与关注元件的电极的连接关系满足对指定的条件时，把这些元件分组(S12-2)。这时，对各元件类型，决定对于对指定的优先级，根据优先级，决定进行对指定的元件。

例如，当从图4所示的电路数据库的例子选择元件编号Q1的NPN晶体管作为关注元件时，决定分别连接端子1(集电极)、端子2(基极)、端子3(发射极)的节点1、6、10，检索电极连接在节点1、6、10上的其他元件。结果，选出元件编号Q2和Q3的NPN晶体管。接着，调查关注元件和选择的元件的连接关系。这时，相当于所述对指定条件1-1，即为NPN晶体管彼此，基极彼此、发射极彼此、集电极彼此分别连接在同一端子上的条件，所以把元件编号Q1的关注元件和元件编号Q2以及Q3的NPN晶体管编组。

同样，从电路数据库把元件作为关注元件依次选择，重复满足对指定条件的元件的分组(S12-3)。

这里，对进行对指定的元件赋予表示该对指定的固有的对组名，如图6所示，为电路数据库的各元件登记对组名。此外，希望把对组的属性作为对类型登记。如图7所示，在存储部36中新生成组数据库，与对组名关联，登记与该对组名对应的组中包含的元件的元件编号(S12-4)。这时，对组名希望为能对各元件类型分类的名。

接着，从电路数据库把元件作为关注元件选择(S12-5)。判断与该关注元件相同的各组中包含的元件的电极是否满足岛化的条件，对于满足条件的元件，指定岛化(S12-6)。这时，参阅组数据库，与关注元件关联，登记对组名时，关于具有该对组名的组中包含的全部元件，调查是否满足岛化条件。对于组中包含的全部元件，当满足岛化条件时，对于这些元件，指定岛化。

按顺序把电路数据库中登记的元件作为关注元件选择，对于关注元件调查是否存在满足岛化条件的其他元件(S12-7)。

这里，对指定岛化的元件赋予表示其组的固有的岛组名，如图8所示，对电路数据库的各元件登记岛组名。此外，如图9所示，当进行了岛指定的元件属于任意的对组时，与对组名关联，在组数据库中登记岛化的有无、岛组名和吊电极的节点(S12-8)。

以上，步骤S12的子程序的处理结束，接着进入步骤S14。

在步骤S14中，根据登记对和岛化的指定信息的电路数据库和组数据库，修正电路图。修正的电路图也能称作考虑了布局的电路图的生成。

修正的电路图在元件生成和组元件生成中使用。元件生成是指各元件的尺寸、形状、掺杂区或电极等构成要素的尺寸、形状、进行配置。组元件生成是指根据对指定的有无，把多个元件相邻向同一方向配置，或根据岛化指定的有无，把多个元件配置在同一岛内，或根据岛节点的有无，在岛化的岛中配置吊电极。

关于元件生成和组元件生成，以NPN晶体管为例，进行说明。当对于元件编号Q1、Q2、Q3，不进行对指定和岛化指定时，如图10(a)所示，对各元件决定掺杂区、电极的尺寸、形状和配置，各元件配置在彼此隔开，分别由彼此独立分离的分离区46包围的岛48内。当不指定岛化，只进行对指定时，如图19(b)所示，各元件在半导体芯片上的相邻区域中，向同一方向配置，但是分别配置在独立的岛48内。当指定对和岛化双方时，如图10(c)所示，各元件配置在半导体芯片上的相邻区域中，并且配置在由共同的分离区46包围的同一岛48内。

在横型PNP晶体管中也同样配置元件，在图11(a)中表示当没有对和岛化的指定时，在图11(b)中表示有对指定，没有岛化指定时，在图11(c)中，表示有对和岛化的指定时。

在纵型PNP晶体管中，配置元件，图12(a)表示没有对和岛化的指定时，图12(b)表示有对指定，没有岛化指定时。这时，对各元件的岛独立配置吊电极50。当有对和岛化的指定时，根据吊电极50是否共用，改变处理。当使吊电极共用时，如图12(c)、(d)所示，对于配置在同一岛48内的全部元件配置共用的吊电极50。当吊电极50不共用时，如图12(d)所示，与配置在同一岛48内的各元件关联，配置吊电极50。

在电阻中也同样配置元件，图13(a)表示没有对和岛化的指定时，图13(b)表示有对指定，没有岛化指定时。此外，当有对和岛化指定时，当使吊电极共用时，象图13(c)、(d)那样配置元件，当不使吊电极共用时，象图13(d)那样配置元件。

接着，在步骤S16中，根据元件生成和组元件生成的结果，执行进行半导体集成电路全体布局的块布局处理。能沿着途14所示的流程图执行块布局。

在子程序的步骤S16-1中，通过市场上出售的自动配置工具，按照电路图配置生成的元件或组元件。可是，代替使用自动配置工具，也可以使用同样的CAD系统，布局设计者手工进行配置。

在步骤S16-2中，为了满足半导体芯片的尺寸、形状等的要求规格，判断能否配置元件或组元件。当元件或组元件的配置满足要求规格时，把处理转移到步骤S16-3。当不满足要求规格时，在步骤S16-4，布局设计者手工修正电路数据库和组数据库的登记内容，回到主程序的步骤S14的元件生成和组元件生成，重复所述处理，直到满足要求规格。

在生成的元件和组元件的配置作业结束的时刻，对于除了纵型PNP晶体管和电阻的元件类型的岛化完全结束。可是，纵型PNP晶体管和电阻能与吊电位相等的元件或组元件配置到同一岛内，所以在步骤S16-3中进行把满足条件的元件或组配置到同一岛内的处理。

首先，说明半自动化进行处理时的情形。布局设计者参照电路图等，指定多个吊电位相等，并且进行岛化的元件和组元件。例如，如图15所示，在显示器等的显示画面上显示在块布局处理中取得的元件或组元件的配置，使用鼠标等定点设备，指定确定包围吊电位相等，并且能岛化的元件和组元件的多边形52(长方形)的2点(图中A点和B点)。如果指定多边形52，就选择在该多边形52中至少包含其一部分的元件和组元件，参照电路数据库和组数据库，从选择的元件和组元件中求出只包围吊电极为共用的元件和组元件的区域54(图16)。这里，已经进行对指定的元件只当对组内包含的全部元件包含在多边形52内时，选择该组中包含的元件。接着，对区域54进行图形的缩小处理。这时，布局设计者把区域54的边界线只向区域54内侧方向移动预先根据要求规格等设定的缩小宽度(例如，-2μm)。根据该处理，例如象图17的区域56那样，能删除不要的凸部58。最后，如图18所示，包围缩小处理的区域56设置分离区60，在分离区内，按照必要配置吊电极62，进行元件和组元件的岛化。如果半导体芯片内必要的岛化全部结束，就把处理回到主程序的步骤S18。

通过指定包含半导体芯片中包含的元件和组元件的全部的区域，自动进行以上的处理。

在步骤S18中，根据电路数据库和组数据库的连接信息，进行配置在半导体芯片内的元件和组元件间的布线。在布线中能使用已经存在的自动布线工具等。

在步骤S20中，进行验证作业。验证作业根据DRC(设计规则检查)或LVS(布局图与电原理图一致性检查)，自动或以布局作业者的目视进行。这时，一边确认电路数据库或组数据库的内容，一边进行验证作业。这里，如果布局结果中存在问题，就使处理回到步骤S12，再度进行布局设计。