基本回路とレイアウト規則性のマッチングによる制約抽出を伴うアナログレイアウト再設計手法の提案

摘要

CMOSアナログレイアウト設計において、既設計データを利用して再設計するための制約抽出手法を提案する。提案手法では、まず回路ネットリストからカレントミラーや差動対回路などの基本回路を抽出する。次に既設計レイアウトからアレイや列構造などの規則構造を抽出し、基本回路と規則構造のマッチングにより、再設計のためのレイアウト制約を決定する。以上の提案手法をコンパレータ回路の再設計に適用した事例を紹介する。%This paper proposes a layout constraint extraction for CMOS analog layout retargetting. In this approach, first, we extarct fundamental circuits such as current-mirrors and differential-pairs from a given net-list. Second, regular structures such as arrays and rows are extracted from a given layout which was designed before. Finally, we generate layout constraint by matching the fundamental circuits and the regular structures. A retargeting case study is shown to apply our approach to a comprator design.