双极型集成电路设计的有效验证和电网络一致性比较方法

摘要

一种双极型集成电路设计的有效验证和电网络一致性比较方法，其中双极型集成电路比较验证方法包括逻辑级、电路级和版图级的三级实施方案；其中电网络一致性比较方法是提出了一种应用图论中多元图的方法，并结合双极型集成电路中电原理图特点的实施方法，使在所述的双极型集成电路比较验证方法中被提取电路与原电路的电网络一致性判别得以实现。由于双极型集成电路工艺制造上的复杂性和元件品种的多样性，导致设计中易出差错，利用比较验证方法和电网络一致性比较方法能保证集成电路设计的正确性。本发明的双极型集成电路设计中的比较验证方法和和与之有关的双极型集成电路电网络一致性比较方法具有严密性和通用性。

说明书

(1)技术领域

本发明涉及集成电路设计方法，尤其是指双极型集成电路设计中的一种定名为“比较验证方法”的有效验证技术被实现，以及双极型集成电路的电网络一致性比较方法被实现的一种双极型集成电路设计的有效验证和电网络一致性比较方法。

(2)背景技术

集成电路的发展，一方面沿着深亚微米和超深亚微米方向前进，另一方面又沿着数模混合信号的方向前进。在此情况下，双极型集成电路受到更大的关注。在双极型集成电路的设计中，验证技术和方法显得越来越重要。这是因为：验证环节是促使设计成功的重要保证，双极型集成电路的工艺要比MOS集成电路复杂得多，而构成双极型集成电路的基本元件的种类也较之MOS集成电路繁多，设计中的差错更容易出现，避免设计差错发生的主要方法是采取严格的验证手段。因此，设计过程中的验证问题，对于双极型集成电路而言，较之MOS集成电路更为重要。

一般认为，一个完整的集成电路CAD系统必须包括一个功能齐全的验证系统，以确保集成电路的设计在制版和流片以前获得可靠的版图数据，这些数据是经过确切检验的，其电性能是完全正确的。所谓功能齐全的验证系统，应当包括几何设计规则检查，电路提取，逻辑提取和功能块提取。同时，对于提取出来的电路，需作电路模拟；对于提取出来的逻辑，需作逻辑模拟。我们这里所说的验证，实际上是指识别、检查、校核等内容。

电网络一致性比较是根据版图/电路提取的结果，将被提取的电路与原设计的电路进行一致性比较的过程，以检验所设计的电路在参数、拓扑结构和互连等方面是否与原设计电路保持一致，显然，这一条是保证设计正确性的前提。业界认为：双极型集成电路设计中的电网络一致性比较，其实施要比MOS集成电路的电网络一致性困难得多。

本发明只涉及双极型集成电路的验证问题。一种有效的验证方法，我们称之为“比较验证方法”在本发明中得到实现。这种比较验证方法特别适用于双极型集成电路。

这类现有技术的相关专利有：

(1)美国德克萨斯仪器公司(美国德克萨期州)的专利：超大规模集成电路静态随机存储器(中国专利公开号1043587，申请号89103683.0)；

(2)日本松下电子工业株式分社(日本大阪)的专利：半导体集成电路布图设计方法(中国专利公开号1102508，申请号94106710.6)。

以上现有技术仅涉及MOS集成电路的有关验证技术及其图形处理等问题，未涉及到与双极型集成电路设计中有关验证问题和双极型集成电路设计中的电网络一致性比较等问题。

鉴于以上情况，在本申请人取得目前比较验证方法的成果之前，本申请人曾提出了一种称为初放的验证方法，如图1所示，图1为初放的验证方法框图，包括：

(1)图形编辑，对所要验证的原始版图数据进行必要的处理；(2)版图数据，在上述图形编辑的基础上形成规范化的版图数据；(3)设计规则检查，根据上述版图数据进行版图的几何设计规则检查，实际上是进行版图级的验证；(4)电路提取，对版图/电路的提取，即，从上述版图数据中提取电路网表；(5)电路模拟，对版图/电路的提取所得的电路，从电路级别进行分析和功能校核，这是进行电路级的验证；(6)逻辑提取，是对电路/逻辑提取，即，从上述电路网表中提取逻辑图；(7)逻辑模拟，对电路/逻辑提取所得的逻辑图，从逻辑级别进行分析和功能校核，这是进行逻辑级的验证。

上述集成电路验证环节是对被验证的对象直接进行单方面的验证，这些对象是经过处理的版图数据、被提取所得的电路图和被提取所得的逻辑图三个级别的信息。如果在获取上述三个级别信息的过程中出现偏差或错误，则就会影响验证的正确性。在实际工作中，如果集成电路的规模较小，上述偏差或错误未必出现，但在当前超大规模集成电路阶段，由于规模大，数据多，此类偏差在所难免。

(3)发明内容

鉴于以上情况，本发明的目的是在本申请人的初放的验证方法的基础上提出了一种双极型集成电路设计的有效验证和电网络一致性比较方法。本发明的比较验证方法是把验证对象与原设计对象在每一环节进行比较，就是，把被提取所得电路图、逻辑图与原设计的电路图、逻辑图，进行一一对应的比较，在比较无误的基础上，进行每一环节的验证，这样，就能得到精确的、有效的验证。

本发明的目的是这样实现的：

一种双极型集成电路设计的有效验证和电网络一致性比较方法，其包括：双极型集成电路设计的有效验证的方法以及在有效验证中的提取所得的电路与原设计的电路进行电网络一致性比较的方法；

(一)所述的双极型集成电路的比较验证方法包括：

S₁步骤：被设计的双极型集成电路的功能描述，这是双极型集成电路设计的出发点，是芯片的功能描述，以此作为设计的依据，其功能描述来自用户的要求；

S₂步骤：被设计的双极型集成电路的系统设计，把功能描述构建为一个系统，由这个系统来完成芯片的功能要求；

S₃步骤：被设计的双极型集成电路的逻辑设计，这是集成电路进入实质性设计的第一步，在这一设计阶段，用户对芯片的功能要求必须通过逻辑运作来实现。逻辑设计又称逻辑综合；

S₄步骤：被设计的双极型集成电路的逻辑模拟，逻辑模拟是对上述设计阶段完成的逻辑网络进行逻辑分析和逻辑功能的校核，以确认逻辑设计的正确性；

S₅步骤：被设计的双极型集成电路的电路设计，电路设计是从逻辑设计至版图设计的中间环节，其目的是确定电路元件及其互连关系，电路设计又称电路综合，当描述多个电路时，电路就泛称电网络；

S₆步骤：被设计的双极型集成电路的电路模拟，电路模拟是对上述设计的电网络进行电路分析和电路功能的校核，以确认电路设计的正确性；

S₇步骤：被设计的双极型集成电路的版图设计，版图设计是集成电路设计中的最后环节，至关重要，逻辑设计、电路设计和版图设计是整个芯片设计中的三个重要环节；

S₈步骤：被设计的双极型集成电路的版图数据，版图数据是把上述版图设计的结果编辑成规则化的数据格式，从版图数据出发，就进入本发明的“比较验证法”的阶段；

(以下S₉步骤开始，从设计转入验证)

S₉步骤：被验证的双极型集成电路的设计规则检查，设计规则检查，这是对版图设计的结果进行有效验证的首要步骤；

S₁₀步骤：被验证的双极型集成电路的电路提取，电路提取又称版图/电路提取，希望提取所得的电路与原设计的电路具有一致性，为此，要对S₁₀步骤和S₅步骤进行电网络一致性比较；

S₁₁步骤：被验证的双极型集成电路的电路模拟，这里的电路模拟是对版图/电路提取所得的电路进行电路级的模拟，属验证范畴，接着，要对S₁₁步骤和S₆步骤进行电路特性比较，这是本发明比较验证方法的特点；

S₁₂步骤：被验证的双极型集成电路的逻辑提取，逻辑提取又称电路/逻辑提取，希望提取所得的逻辑网络，即，逻辑级电路与原逻辑设计中所得的逻辑网络具有一致性，为此，要对S₁₂步骤和S₃步骤进行逻辑网络一致性比较；

S₁₃步骤：被验证的双极型集成电路的逻辑模拟，这里的逻辑模拟是对电路/逻辑提取所得的逻辑网络进行逻辑级的模拟，属验证范畴，接着，要对S₁₃步骤和S₄步骤进行逻辑特性比较，这是本发明比较验证方法的特点；

S₁₄步骤：被验证的双极型集成电路的功能块提取，功能块提取是在逻辑提取基础上更高层次的逻辑功能块提取；

S₁₅步骤：对版图数据进行处理的图形编辑。

(二)所述的电网络一致性比较的方法包括：

V₁步骤：被提取的电路与原设计标准电路的网表信息输入，这是进行电网络一致性比较的首要步骤，是把上述双极型集成电路的比较验证方法中的版图/电路图提取中被提取出来的电路图与原设计电路的网表信息输入本系统，这些信息是本发明全部工作流程的基础；

V₂步骤：待比较关联矩阵与原标准关联矩阵之形成，根据网表信息，分别形成两个多元图及其关联矩阵，这就是：被提取出来的电路的多元图及其关联矩阵与原设计的标准电路的多元图及其关联矩阵，称前者为待比较关联矩阵，后者为标准关联矩阵；

V₃步骤：对两个关联矩阵实施行排序和划分，对上述两个关联矩阵实施排序和划分是考察其能否朝着一致性方向发展；

V₄步骤：比较上述两个关联矩阵是否具有一致性，如果不具有一致性，则打印出错信息，如果具有一致性，则至下一V₅步骤；

V₅步骤：再对两个关联矩阵实施行、列交换，对上述两个关联矩阵实施行、支列交换，考察其是否一致；

V₆步骤：比较上述两个关联矩阵是否一致，如果不一致，则打印出错信息，如果一致，则完成了电网络一致性比较；

V₇步骤：比较结果已达到一致，确认电网络一致性；

V₈步骤：在上述两个关联矩阵不一致情况下，即，在电网络比较不一致情况下，打印出错信息。

本发明的效果：

1)严密性：本发明的电网络一致性比较是建立在严格的拓扑基础上，发明人应用了图论中多元图的理论，创造性地构思了多元图的节点和网两个同构图的元素，在算法实施过程中，又创造性地提出了多元图中各元件的赋权方法，使被验证电路与原设计电路的同构比较成为完全可能；

(2)通用性：本发明的电网络一致性比较，由于建立在严密的理论基础上，它适用于各种类型的集成电路，上述严密的理论基础，涵盖了所有的双极型集成电路和多种类型的MOS集成电路，包括NMOS、PMOS和CMOS工艺的集成电路，因为从原则上说，双极型集成电路较之MOS集成电路为复杂。多元图和拓扑同构方法既适用于双极型集成电路，又适用于MOS集成电路。

为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。

(4)附图说明

图1为现有技术的初放的验证方法框图；

图2为本发明的双极型集成电路的比较验证方法总框图；

图3为一个多元图的实施例；

图4为图3中多元图的关联矩阵。

(5)具体实施方式

本发明的技术内容有两个组成部分：第一部分是双极型集成电路设计中的有效验证方法；第二部分是双极型集成电路设计中的电网络一致性比较方法。

第一部分中双极型集成电路设计中的有效验证方法是对集成电路验证方法的总体步骤，这是在上述现有技术的“初放的验证方法”基础上提出的“比较的验证方法”的步骤。第二部分中双极型集成电路设计中的电网络一致性比较方法是针对第一部分中的电路级验证环节的验证步骤，由于电路级验证是整个验证步骤中的中间环节，起承上启下的作用，保证这一环节的精确性乃是完善整个验证技术的关键所在。

下面根据附图详述上述两部分的内容。

第一部分：双极型集成电路设计中的有效验证方法。

本部分的技术可以制作成一个大型仪器，称为双极型集成电路比较验证器。

所谓比较验证，就是用比较的方法来实现有效的验证，其总框图如图2所示。

图2为本发明双极型集成电路的比较验证方法总框图

双极型集成电路的比较验证方法包括：

S₁步骤：被设计的双极型集成电路的功能描述，这是双极型集成电路设计的出发点，是芯片的功能描述，以此作为设计的依据，其功能描述来自用户的要求；

S₂步骤：被设计的双极型集成电路的系统设计，把功能描述构建为一个系统，由这个系统来完成芯片的功能要求；

S₃步骤：被设计的双极型集成电路的逻辑设计，这是集成电路进入实质性设计的第一步，在这一设计阶段，用户对芯片的功能要求必须通过逻辑运作来实现。逻辑设计又称逻辑综合；

S₄步骤：被设计的双极型集成电路的逻辑模拟，逻辑模拟是对上述设计阶段完成的逻辑网络进行逻辑分析和逻辑功能的校核，以确认逻辑设计的正确性；

S₅步骤：被设计的双极型集成电路的电路设计，电路设计是从逻辑设计至版图设计的中间环节，其目的是确定电路元件及其互连关系，电路设计又称电路综合，当描述多个电路时，电路就泛称电网络；

S₆步骤：被设计的双极型集成电路的电路模拟，电路模拟是对上述设计的电网络进行电路分析和电路功能的校核，以确认电路设计的正确性；

S₇步骤：被设计的双极型集成电路的版图设计，版图设计是集成电路设计中的最后环节，至关重要，逻辑设计、电路设计和版图设计是整个芯片设计中的三个重要环节；

S₈步骤：被设计的双极型集成电路的版图数据，版图数据是把上述版图设计的结果编辑成规则化的数据格式，从版图数据出发，就进入本发明的“比较验证法”的阶段；

(以下S₉步骤开始，从设计转入验证)

S₉步骤：被验证的双极型集成电路的设计规则检查，设计规则检查，这是对版图设计的结果进行有效验证的首要步骤；

S₁₀步骤：被验证的双极型集成电路的电路提取，电路提取又称版图/电路提取，希望提取所得的电路与原设计的电路具有一致性，为此，要对S₁₀步骤和S₅步骤进行电网络一致性比较；

S₁₁步骤：被验证的双极型集成电路的电路模拟，这里的电路模拟是对版图/电路提取所得的电路进行电路级的模拟，属验证范畴，接着，要对S₁₁步骤和S₆步骤进行电路特性比较，这是本发明比较验证方法的特点；

S₁₂步骤：被验证的双极型集成电路的逻辑提取，逻辑提取又称电路/逻辑提取，希望提取所得的逻辑网络，即，逻辑级电路与原逻辑设计中所得的逻辑网络具有一致性，为此，要对S₁₂步骤和S₃步骤进行逻辑网络一致性比较；

S₁₃步骤：被验证的双极型集成电路的逻辑模拟，这里的逻辑模拟是对电路/逻辑提取所得的逻辑网络进行逻辑级的模拟，属验证范畴，接着，要对S₁₃步骤和S₄步骤进行逻辑特性比较，这是本发明比较验证方法的特点；

S₁₄步骤：被验证的双极型集成电路的功能块提取，功能块提取是在逻辑提取基础上更高层次的逻辑功能块提取；

S₁₅步骤：对版图数据进行处理的图形编辑。

上述“比较验证方法”的主要特点：

(1)可靠性：本发明的比较验证方法是把设计过程中的逻辑环节结果与验证过程中的逻辑环节进行对等比较，这种比较是对等的，均衡的，切实的，因而是可靠的，同样，把设计过程中的电路环节结果与验证过程中的电路环节进行对等比较，这种比较也是对等的，均衡的，切实的，因而也是可靠的。

(2)合理性和严密性：本发明的比较验证方法把设计过程中的三个层次(版图级、电路级、逻辑级)与验证过程中的三个层次(版图级、电路级、逻辑级)逐一进行比较。凡是获得三个层次的比较一致性，就能确认全局的一致性，这就保证了本验证方法的合理性。同时，只要有一个层次不能做到比较的一致性，就可以否决设计的正确性，这充分显示了本发明的严密性。

第二部分：双极型集成电路设计中的电网络一致性比较方法：

双极型集成电路识别与验证的最终目的是确定被设计版图的电性能是否已达到原先用户给出的设计要求。从版图中提取出来的电原理图，只有经过进一步的检验和校核，才能确定它的正确与否。在电路级范围内，这种进一步的检验和校核，包括电网络一致性的验证与比较。本发明提出了一种如何对双极型集成电路的电网络一致性进行直接比较的方法。

通过版图提取得到的电路，它与原电路的一致性比较在算法上可以归结到图论中图的同构性判别算法。在理论上，图的同构性判别算法是NP问题，很难实现。但在实际工作中本发明应用图论中的多元图理论并结合双极型集成电路中电原理图的特点，使被提取电路与原电路图一致性判别得以实现。

一个m×n的矩阵M，如果与一个多元图G有一一对应的关系，其元素m_ij满足：

则称M为该多元图G的关联矩阵，该关联矩阵是本申请人首创性地用来作为双极型集成电路的电网络一致性比较的数学工具，矩阵的每一行表示一个网，每一列表示一个结点。

图3给出了一个多元图的实施例，图4为该多元图的关联矩阵。

如果两个多元图G＝(A，R)与G′＝(A′，R′)之间存在着一一对应的映射α，β，且满足α(A)＝A′，β(R)＝R′，则G和G′互为同构图。

如果两个多元图G和G′的关联矩阵M与M′，经过有限次的行与列的交换后，能满足M＝M′，则G和G′互为同构图。

上述多元图和同构图是本申请人首创性地用来作为双极型集成电路的电网络一致性比较的数学工具。

电路图，或者说是电网络图，若能抽象成为多元图的形式，就能借助于关联矩阵来判别两个电路图是否同构，若两个β电网络图是同构的，则两个电网络就具有相同的拓扑结构。这样一来，电网络的一致性判别问题就可以转化为它们相应的多元图的同构性判别问题。

参见图5，图5为本发明提出的电网络一致性比较的框图。

电网络一致性比较的方法包括：

V₁步骤：被提取的电路与原设计标准电路的网表信息输入，这是进行电网络一致性比较的首要步骤，是把上述双极型集成电路的比较验证方法中的版图/电路图提取中被提取出来的电路图与原设计电路的网表信息输入本系统，这些信息是本发明全部工作流程的基础；

V₂步骤：待比较关联矩阵与原标准关联矩阵之形成，根据网表信息，分别形成两个多元图及其关联矩阵，这就是：被提取出来的电路的多元图及其关联矩阵与原设计的标准电路的多元图及其关联矩阵，称前者为待比较关联矩阵，后者为标准关联矩阵；

V₃步骤：对两个关联矩阵实施行排序和划分，对上述两个关联矩阵实施排序和划分是考察其能否朝着一致性方向发展；

V₄步骤：比较上述两个关联矩阵是否具有一致性，如果不具有一致性，则打印出错信息，如果具有一致性，则至下一V₅步骤；

V₅步骤：再对两个关联矩阵实施行、列交换，对上述两个关联矩阵实施行、支列交换，考察其是否一致；

V₆步骤：比较上述两个关联矩阵是否一致，如果不一致，则打印出错信息，如果一致，则完成了电网络一致性比较；

V₇步骤：比较结果已达到一致，确认电网络一致性；

V₈步骤：在上述两个关联矩阵不一致情况下，即，在电网络比较不一致情况下，打印出错信息。

本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。