用于在个人计算机系统中关闭后门访问的机制

摘要

本发明提供一种可以关闭后门访问机制的方法、装置和系统。处理器包括第一寄存器，该寄存器设定成可储存一个或多个硬件除错测试(hardware－debug－test，HDT)激活位；相连的第一控制逻辑以便接收多个HDT输入信号；以及和第一寄存器相连的第二控制逻辑。第一控制逻辑的连接方式使其可以访问第一寄存器，而第二控制逻辑设置成在第一寄存器内储存一个或多个缺省值以响应该处理器的重置。另外一个处理器则包括相连的第一控制逻辑用以接收多个微码输入；与第一控制逻辑相连的第一寄存器；以及与第一寄存器相连的第二控制逻辑。第一寄存器设定成使其可以储存一个或多个微码装载器激活位，而第二控制逻辑设定成储存一个或多个缺省值在第一寄存器内，以响应处理器的重置。