光盘的绝对时间位数据产生器与产生方法

摘要

一种光盘的绝对时间(ATIP)位数据产生器，不受责任周期不平均的影响。该位数据产生器包含：类比处理器，接收一光学头所产生的信号，并加以处理后产生ATIP FM信号；一高频锁相回路，以ATIP FM信号作为参考，产生高频时钟脉冲；一第一解码器，接收ATIP FM信号以及高频时钟脉冲，产生双相位编码数据；一同步标记检测器，接收双相位编码数据以及高频时钟脉冲，并产生同步指示信号；以及一第二解码器，以同步指示信号为参考，以多个ATIP FM信号的半周期为计数周期，计算每个计数周期的高频时钟脉冲的脉冲数，当该脉冲数小于第一阈值时或大于第二阈值时，输出第一电平的ATIP位数据，而当该脉冲数介于该第一阈值与第二阈值之间时，输出第二电平的ATIP位数据。

说明书

技术领域

本发明涉及预刻凹槽的绝对时间(Absolute Time In Pregroove，以下简称ATIP)位(bit)数据产生器。

背景技术

图1为42位的ATIP信息块结构图。如该图所示，42位的ATIP信息块包含4位的同步标记、8位的分信息、8位的秒信息、8位的数据段信息、以及14位的循环冗余校验(Cyclic Redundancy Check，CRC)信息。该ATIP信息提供可录式(writable)光盘系统正确的烧录位置。

图2所示为美国专利第5,506,824号可写CD ATIP数据的频率调制至双相位数据转换(Frequency modulation to biphase data conversion for writable CDATIP data)的结构图。如图2所示，其ATIP位信息产生器12系利用双相位转换器(Biphase converter)32将ATIP频率调制(FM)数据转换成双相位数据后，再利用数字PLL 38产生2倍频时钟脉冲，最后利用ATIP解码器26以2倍频时钟脉冲为参考时钟脉冲，并根据双相位数据产生ATIP位信息。双相位转换器32计数在每个半周FM信号中，经过多少高频时钟脉冲的脉冲(由高频PLL 28产生)，并根据脉冲数来决定双相位数据为H或L。亦即，当脉冲数低于一阈值时，双相位数据为H，而当脉冲数高于该阈值时，双相位数据为L。ATIP解码器26即根据双相位数据解码出ATIP信息。

在正常情形下，上述的方法可以产生正确的双相位数据。但是若ATIP FM数据的责任周期(duty cycle)不平均，则双相位转换器32在计数每半周所对应的高频时钟脉冲的脉冲数时，即会受到影响，而无法产生正确的双相位数据。其次，当光盘的读取速度越来越快时，高频PLL 28的输出频率亦相对提升，而造成设计困难、增加成本，或因此降低解析度。

图3所示为ATIP FM数据与双相位数据的关系，其中(A)为ATIP FM数据、(B)为双相位数据、以及(C)为双相位时钟脉冲信号。当ATIP FM数据为高频时，双相位数据为H，而当ATIP FM数据为低频时，双相位数据为L。

发明内容

有鉴于上述问题，本发明的目的是提出一种不受ATIP FM数据的责任周期影响的绝对时间(ATIP)位数据产生器。

为达成上述目的，本发明提供的光盘绝对时间(ATIP)位数据产生器包含：类比处理器，接收一光学头所产生的信号，并加以处理后产生ATIP FM信号；一高频锁相回路，以ATIP FM信号作为参考，产生高频时钟脉冲；一第一解码器，接收ATIP FM信号以及高频时钟脉冲，并产生双相位编码数据；一同步标记检测器，接收双相位编码数据以及高频时钟脉冲，并产生同步指示信号；以及一第二解码器，以同步指示信号为参考，以多个ATIP FM信号的半周期为计数周期，计算每个计数周期所对应的高频时钟脉冲的脉冲数，当该脉冲数小于第一阈值时或大于第二阈值时，输出第一电平的ATIP位数据，而当该脉冲数介于该第一阈值与第二阈值之间时，输出第二电平的ATIP位数据。

由于本发明的绝对时间(ATIP)位数据产生器是以多个ATIP FM信号的半周期为计数周期，因此计数值不会受到责任周期不平均的影响，所以可产生正确的ATIP信号。同时，因为计数的周期较长，所以所需要的高频时钟脉冲的频率可以降低。

另外，本发明的绝对时间(ATIP)位数据产生器整合双相位解调器(Bi-phase demodulator)与频率解调器(FM demodulator)，可简化电路设计的复杂性并减低数据产生的延迟时间(delay time)。

附图说明

图1为42位的ATIP信息块结构图；

图2所示为常规的可写CD ATIP数据的频率调制至双相位数据转换的结构图；

图3所示为ATIP FM数据与双相位数据的关系，其中(A)为ATIP FM数据、(B)为双相位数据、以及(C)为双相位时钟脉冲信号；

图4显示本发明的位数据产生器的结构图；

图5显示本发明的第一解码器的结构图；

图6显示本发明的第二解码器的结构图；

图7所示为四种以ATIP FM信号每14个半周期为计数周期的例子；

图8显示部分信号的时序图；

图9显示本发明的位数据产生器的流程图；

在附图中，40表示位数据产生器，41表示光盘，42表示光学头，43表示类比处理器，44表示第一解码器，441、461表示脉冲计数器，442、463、464表示比较器，45表示同步标记检测器，46表示第二解码器，465表示与门，47表示微处理器，48表示高频锁相回路(PLL)。

具体实施方式

以下参考附图详细说明本发明的绝对时间(ATIP)位数据产生器。

在光盘系统中，每个ATIP位对应两个位的双相位数据，而每个双相位数据的位对应7个半周期的ATIP FM数据。因此，每个ATIP位对应14个半周期的ATIP FM数据。当ATIP FM数据的责任周期不对称时，若仅计数每个半周期的ATIP FM数据，则可能会造成周期计数值错误，而产生错误的双相位数据。为了解决该问题，本发明以7个半周期的ATIP FM数据或14个半周期的ATIP FM数据为计数周期，计数每个计数周期的高频时钟脉冲的脉冲数，则可避免责任周期不对称的影响。另外，由于计数周期延长为7倍或14倍，因此本发明的解析度会相对提升，或是可降低高频时钟脉冲的频率。

图4显示本发明的位数据产生器的结构图。如该图所示，本发明的位数据产生器40包含接收光盘41的信息的光学头42、接收光学头42信号的类比处理器43、接收ATIP FM信号并产生双相位数据的第一解码器44、接收双相位数据并产生同步指示信号的同步标记检测器45、接收同步指示信号与ATIP FM信号并产生ATIP数据的第二解码器46、产生高频时钟脉冲的高频锁相回路(PLL)48、以及接收ATIP数据并产生控制信号的微处理器47。

类比处理器43处理及放大光学头42所产生的信号，并产生ATIP FM信号。对于32倍速的光盘机而言，ATIP FM信号的高频频率为705.6kHz，而低频频率为641.6kHz。该类比处理器43为一般的常规结构，不重复说明。而高频锁相回路(PLL)48以ATIP FM信号为参考，产生高频时钟脉冲HFC(Highfrequency clock)。高频时钟脉冲HFC的频率可根据ATIP FM信号的频率以及解析度调整，对于32倍速的光盘机而言，本实施例选择67.7376MHz作为高频时钟脉冲HFC的频率。另外，微处理器47的功能为公知的技术，不重复说明。

第一解码器44接收类比处理器43的ATIP FM信号，并以高频锁相回路48输出的高频时钟脉冲HFC作为工作时钟脉冲，产生双相位数据。图5显示该第一解码器44的结构图。如该图所示，第一解码器44包含脉冲计数器441、以及比较器442。脉冲计数器441接收ATIP FM信号与高频时钟脉冲HFC，并以每7个ATIP FM信号的半周期为计数周期，计数每个计数周期所对应的高频时钟脉冲HFC的脉冲数，产生第一脉冲数与第一触发信号。比较器442则根据第一触发信号比较第一脉冲数与一第一脉冲阈值F_SH，并产生双相位数据。当第一脉冲数大于或等于第一脉冲阈值F_SH时，双相位数据为0，否则双相位数据为1。而第一脉冲阈值F_SH的计算方式为：

F_SH＝(HF+LF)/4*7                (1)

其中，HF为ATIP FM信号在高频频率时每周期所对应的高频时钟脉冲HFC的脉冲数，而LF为ATIP FM信号在低频频率时每周期所对应的高频时钟脉冲HFC的脉冲数。若以32倍速的光盘机而言，当高频时钟脉冲HFC的频率为67.7376MHz时，由于高频频率与低频频率分别为705.6kHz与641.6kHz，因此HF为96(67.7376MHz/705.6kHz)，而LF为105.6(67.7376MHz/641.6kHz)。所以，根据式(1)，第一脉冲阈值F_SH约为353。

由于第一解码器44是以每7个ATIP FM信号的半周期为计数周期，因此可抵销因为责任周期不平均所造成的计数错误。且以相同的解析度而言，本发明的高频时钟脉冲HFC的频率约为降低1/7倍。

同步标记检测器45接收双相位数据后，检测双相位数据是否出现ATIP数据的同步标记的特殊式样(pattem)，例如000101111或11101000。若检测到双相位数据具有特殊式样时，则将同步指示信号Syn_S使能(enable)。由于检测一序列数字信号中是否存在特殊式样的技术为本领域的公知技术，因此不重复说明。

当同步指示信号Syn_S被使能时，代表检测到此时的ATIP FM信号包含正确的ATIP数据。因此，第二解码器46在同步指示信号Syn_S使能时开始动作。第二解码器46以14个ATIP FM信号的半周期为计数周期，计数每个计数周期中高频时钟脉冲的脉冲数，并根据脉冲数的范围产生ATIP数据。

图6显示本发明的第二解码器46的一实施例。如该图所示，第二解码器46包含一脉冲计数器461、一第一比较器463、一第二比较器464、以及一与门465。脉冲计数器461利用同步指示信号作为触发信号，以14个ATIP FM信号的半周期为计数周期，开始计数每个计数周期中高频时钟脉冲的脉冲数，并产生第二脉冲数以及第二触发信号。第一比较器463根据第二触发信号比较第二脉冲数与下限计数值(第一阈值)L_TH，并产生第一比较值。同时，第二比较器464亦根据第二触发信号比较第二脉冲脉冲数与上限计数值(第二阈值)H_TH，并产生第二比较值。与门465则接收第一比较值与第二比较值，并产生ATIP数据。

下限计数值L_TH与上限计数值H_TH的计算方式如式(2)与式(3)所示：

L_TH＝(3*HF+LF)/8*14                  (2)

H_TH＝(HF+3*LF)/8*14                  (3)

其中，HF为ATIP FM信号在高频频率时每周期所对应的高频时钟脉冲HFC的脉冲数，LF为ATIP FM信号在低频频率时每周期所对应的高频时钟脉冲HFC的脉冲数。若以32倍速的光盘机而言，若高频时钟脉冲HFC的频率设定为67.7376MHz时，则HF的平均值为91.835，而LF的平均值为100.56。所以，根据式(2)与式(3)，下限计数值L_TH与上限计数值H_TH分别约为656与687。

图7所示为四种以14个ATIP FM信号的半周期为计数周期的例子。图中的T为ATIP FM信号的低频周期，而t为ATIP FM信号的高频周期。如该图所示，四种例子以双相位数据显示分别为(A)10、(B)11、(C)00、以及(D)01，且所代表的ATIP数据分别为1、0、0、1。若以本发明的第二解码器46分别计数该四种例子的高频时钟脉冲的脉冲数，则在32倍速的结构下，若高频时钟脉冲HFC的频率设定为67.7376MHz时，则脉冲数分别为672、642、704、672。所以，根据上述的数据显示，只要脉冲数介于下限计数值L_TH与上限计数值H_TH之间，则ATIP数据为H，否则ATIP数据为L。

图8显示部分信号的时序图。图8(A)为高频时钟脉冲。图8(B)为ATIP FM信号。图8(C)显示以ATIP FM信号的每个半周期为计数周期所计数的高频时钟脉冲的脉冲数。图8(D)显示公知技术以图8(C)的计数值所产生的双相位信号。图8(E)显示以ATIP FM信号每7个半周期为计数周期所计数的高频时钟脉冲的脉冲数。图8(F)显示本发明的以图8(E)的计数值所产生的双相位信号。图8(G)显示以ATIP FM信号每14个半周期(7周期)为计数周期所计数的高频时钟脉冲的脉冲数。图8(H)显示本发明的以图8(G)的计数值所产生的ATIP位数据。该图的环境为32倍速光盘机，且所使用的高频时钟脉冲的频率设定为67.7376MHz。因此，从该图即可了解到使用现有技术时，会造成双相位数据的错误。但本发明的方法与装置则不受影响。另外，从该图也可了解到，在高频时钟脉冲相同的频率下，本发明的解析度高于现有技术的解析度。

以下参考图9说明本发明的绝对时间(ATIP)位数据产生方法的实施步骤。该实施步骤系包含：

步骤S900：产生ATIP FM信号，接收一光学头所产生的信号，并加以处理后产生ATIP FM信号。

步骤S902：产生高频时钟脉冲，以ATIP FM信号作为参考，产生高频时钟脉冲。可藉由高频锁相回路PLL产生。

步骤S904：产生同步指示信号，根据ATIP FM信号以及高频时钟脉冲，产生同步指示信号。该同步指示信号被使能时，表示检测到ATIP信号。

步骤S906：产生ATIP信号，在同步指示信号被使能时，以ATIP FM信号的多个半周期为计数周期，计算每个计数周期所对应的高频时钟脉冲的脉冲数。当该脉冲数小于第一阈值或大于第二阈值时，输出第一电平的ATIP位数据；而当该脉冲数介于第一阈值与第二阈值之间时，输出第二电平的ATIP位数据。第一阈值与第二阈值的参考值如式(2)与(3)所示。

以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明的要旨，本领域的技术人员可进行各种变形或变更。