具有数据总线系统以降低高频噪声的半导体存储器

摘要

本发明公开了一种半导体存储器，其包括具有一些存储器的存储模块和一将数据传输至存储模块的数据总线，其中数据总线包括一低频段数据通过单元，其去除数据的高频成分并将数据发送至存储模块。低频段数据通过单元可包括多个短线，该短线与数据总线连接且被形成为印刷电路板(PCB)图案，短线相互平行；也可包括多个板，该板与数据总线连接且被形成为PCB图案，板相互平行；或可具有一种形状，其中具有一宽宽度的部分与具有一窄宽度的部分交替连接。因此，不需要加入一分离无源器件，半导体存储器减少经数据总线传输的数据的高频噪声，提高数据的电压裕度，减少无源器件如电容的成本，并简化粘接无源器件的工艺。

说明书

本申请要求申请日为2002年6月4日，申请号为No.2002-31410的韩国专利申请35U.S.C.§119的优先权，为了达到各种目的，将该申请的内容在本文中作参照全部引用。

技术领域

本发明涉及一半导体存储器，更具体地，涉及具有一数据总线结构的半导体存储器，从而降低数据的高频噪声且仅允许低频数据通过。

背景技术

半导体存储器一直以来朝着高集成度和以高集成度为基础的高容量的方向发展，作为计算机系统核心的中央处理单元(CPUs)则主要朝着高运算速度的方向发展。

因此，CPUs与存储器的工作速度之间的差异持续增大，使得存储器的工作速度成为限制计算机系统性能的一个主要因素。

另外，顺应当前存储器系统向高速和低功耗方向发展的趋势，计算机系统的工作电压正在被降低。随着工作电压被减少或降低，存储器系统中用来输入和/或输出数据的信号的电压水平也被降低。

然而，为了顺应提高工作速度的趋势，发生在计算机系统中的高频噪声持续增加，确保系统工作所需的电压裕度(voltage margin)变得日益困难。

为了确保工作在高速下的系统所需的信号的电压裕度，应该优化系统的总线通道的结构，以使信号电压最大化，并使发生在系统中的高频噪声最小化。

图1显示一普通短线类(stub-type)存储器总线结构的示意图。参考图1，在普通短线类存储器总线结构100中，总线160被设置在系统板(systemboard)上，存储模块140上的每个存储器130，通过存储模块140上与该存储器130相对应的短线(stub)150，与总线160连接。短线150具有一种形状，它从总线160分支并穿过一模块插座120。

在如图1所示的采用现有技术短线的总线结构100中，通道即总线160的整个长度很短，相应地，通道上的信号的传播时间短且电磁干扰小。

然而，由于该短线结构，发生在通道上的不连续和阻抗不匹配引起反射波噪声(reflected wave noise)。因此，由于反射波噪声的效应，在高速工作中，通道上的信号波形出现严重失真，从而限制了存储器系统的高速工作。

即，在短线类的总线结构中，由于通道上的反射波噪声，信号完整性劣化。

因此，在短线类总线结构100中，在总线上通常采用一短线电阻，以减少由于通道上的反射波噪声引起的信号完整性的劣化。该短线电阻与通道串联连接。

然而，该短线电阻降低了高频噪声，同时也降低了通道上的信号电压，如果采用一小信号源，信号的大小被进一步降低。

近来，为解决这个问题，引入了一种方法，通道上用于阻抗匹配的串联电阻被一并联电容所替代。尽管这种方法减少由用于通道匹配的串联电阻所引起的信号电压的降低，这种方法要求复杂的制造工艺来将电容并联加入到通道中。

发明内容

为解决上述问题，期望提供一种具有这样一种数据总线结构的半导体存储器，其中仅采用印刷电路板(PCB)图案，消除高频噪声，且仅传输低频段数据。

根据本发明的一方面，提供一半导体存储器，其包括具有存储器的存储模块，以及，一将数据传输至存储模块的数据总线，其中该数据总线包括一低频段数据通过单元，其去除数据中的高频成分，并将数据传送至存储模块。

该低频段数据通过单元包括多个短线，该短线与数据总线连接且被形成为印刷电路板(PCB)的图案，短线相互平行。

在每个短线的末端，没有与数据总线连接的末端是开路。

该低频段数据通过单元包括多个板，该板与数据总线连接且被形成为PCB的图案，板相互平行。

该板通过形成为PCB图案的短线条与数据总线连接。

该低频段数据通过单元具有一种形状，其中具有一宽的第一宽度的部分与具有一窄的第二宽度的部分交替连接。

该低频段数据通过单元具有一种形状，其中具有高阻抗的线部分与具有低阻抗的线部分交替连接。

根据本发明的另一方面，提供一半导体存储器，其包括具有存储器器的存储模块，以及，一将数据传输至存储模块的数据总线，该半导体存储器包括多个短线，该短线与数据总线连接并被形成为PCB的图案，短线相互平行。

在每个短线的末端中，没有与数据总线连接的末端是开路。

根据本发明的又一方面，提供一种半导体存储器，其包括具有存储器的存储模块，以及，一将数据传输至存储模块的数据总线，该半导体存储器包括多个板，该板与数据总线连接且被形成为PCB的图案，板相互平行。

该板通过被形成为PCB图案的短线与数据总线连接。

根据本发明的又一方面，提供一种半导体存储器，其包括具有存储器的存储模块，以及，一将数据传输至存储模块的数据总线，其中该数据总线具有一种形状，其中具有一宽的第一宽度的部分和具有一窄的第二宽度的部分交替连接。

即，一种半导体存储器，其包括具有存储器的存储模块和一将数据传输至存储模块的数据总线，其中该数据总线具有一种形状，其中具有高阻抗的线部分和具有低阻抗的线部分交替连接。

因此，不需要加入单独的分离无源器件，这里所公开的半导体存储器可减少经数据总线上传输的数据的高频噪声，提高数据的电压裕度，减少无源器件如电容的成本，并且简化粘接无源器件的工艺。

附图说明

参考附图以及本发明的优选实施例的详细描述，本发明的上述目的和优点将变得更加明显，附图包括：

图1是一短线类存储器总线结构的示意图；

图2是根据第一优选实施例的半导体存储器的示意图；

图3是根据第二优选实施例的半导体存储器的示意图；

图4是根据第三优选实施例的半导体存储器的示意图；

图5是根据第四优选实施例的半导体存储器的示意图；以及

图6A和图6B是根据第一至第四优选实施例的半导体存储器的模拟工作的曲线图。

具体实施方式

图2是根据第一优选实施例的半导体存储器的示意图。

参考图2，根据第一优选实施例的半导体存储器200包括多个存储模块MM1至MM4和一数据总线(DABUS)，该多个存储模块分别具有存储器器M1至M4，该数据总线将数据传输至存储模块MM1至MM4。该数据总线(DABUS)包括一低频段数据通过单元(low frequency band data pass unit)220，其去除数据中高于一特定“截止”(cut-off)频率的高频成分，并将过滤后的数据传输至存储模块MM1至MM4。

下面参考图2，详细描述根据第一优选实施例的半导体存储器的工作原理。

图2显示了用于控制存储器M1至M4的存储器控制器210，和分别具有存储器M1至M4的存储模块MM1至MM4，以及插槽(slots)S1至S4，存储模块MM1至MM4被安装在该插槽处。

存储器控制器210和存储器M1至M4通过数据总线(DABUS)实现连接。

数据总线(DABUS)包括低频段数据通过单元220，其去除数据的高频成分，并将数据传输至存储模块MM1至MM4。

低频段数据通过单元220起低通滤波器的作用，其减少数据的高频成分，从而减少数据的高频成分引起的高频噪声，且仅允许数据的低频成分通过。将该低频段数据通过单元220形成为PCB图案是有好处的。

为减少高频噪声，分离无源器件(discrete passive device)，如电容，可被粘接到数据总线(DABUS)，但是这会引入由粘接电容的工艺问题所引起的限制条件。

相比之下，图2的半导体存储器200包括被形成为PCB图案的低频段数据通过单元220，而不采用独立的、分离无源器件，因此，在价格和制造工艺上具有优势。同时，这样一种配置提高设计的灵活性，使设计具有不同频率特性的各种总线结构变得更容易。

下面将更加详细描述低频段数据通过单元220的几种实施例的结构。

如图3所示，在一个实施例中，该低频数据通过单元包括多个短线，短线相互平行。每个短线的一个末端与数据总线(DABUS)的“中间线”(through-lines)连接。每个短线的另一末端开路(未连接)。有益地，将该短线形成为印刷电路板(PCB)的图案。后面将描述图3所示实施例的工作原理。

如图4所示，在另一实施例中，该低频段数据通过单元包括多个板(plate)。该板通过形成为PCB图案的短连接线与数据总线(DABUS)的“中间线”连接。有益地，将该板形成为印刷电路板(PCB)的图案。后面将描述图4所示实施例的工作原理。

如图5所示，在另一实施例中，该低频段数据通过单元具有一种形状，其中具有宽宽度的部分和具有窄宽度的部分交替连接。而且，图5的结构显示低频段数据通过单元具有一种形状，其中具有高阻抗的线部分和具有低阻抗的线部分交替连接。后面将描述图5所示实施例的工作原理。

以上所述的低频段数据通过单元220的三个实施例通常实现低通滤波器的功能，以降低数据的高频噪声。

图3是根据第二优选实施例的半导体存储器的示意图。

参考图3，根据第二优选实施例的半导体存储器300包括多个存储模块MM1至MM4，其分别具有存储器M1至M4，以及一数据总线(DABUS)，其将数据传输至存储模块MM1至MM4。半导体存储器300具有多个短线320，该些短线被形成为PCB的图案并与数据总线(DABUS)的“中间线”连接，短线互相平行。

在每个短线320的末端中，没有与数据总线的“中间线”连接的末端是开路或未连接。

图3的短线320实现图2的低频段数据通过单元220的功能。短线320被形成为PCB的图案，有益地，是短线条(short lines)。该短线320与数据总线(DABUS)的“中间线”连接，短线互相平行。

考虑到数据频率的波长，短线320被做得很短，因此短线具有所期望信号频段的电容的特性。

即，互相平行的短线320实现与数据总线(DABUS)相连接的电容的功能，因此短线320实现低通滤波器的功能。因此，减少数据的高频噪声，仅允许数据的低频成分被传输至存储器。

通过改变短线320的宽度、长度和排列方式，可实现各种低通滤波器。

图4是根据第三优选实施例的半导体存储器的示意图。

参考图4，根据第三优选实施例的半导体存储器400包括多个存储模块MM1至MM4，其分别具有存储器M1至M4，以及一数据总线(DABUS)，其将数据传输至存储模块MM1至MM4。半导体存储器400具有多个板，该板被形成为PCB的图案并与数据总线(DABUS)的“中间线”连接，该板相互平行。

该板420通过被形成为PCB图案的短连接线(STB)与数据总线(DABUS)的“中间线”连接。

图4的板420实现图2的低频段数据通过单元220的功能。该板被形成为PCB图案，并形成一位于系统板(未显示)和地表面之间的平板电容。

通过调节板420的尺寸，可控制影响数据总线的电容值。

数据总线(DABUS)和板420实现低通滤波器的功能，板420与数据总线(DABUS)的“中间线”连接且板相互平行。因此，减少了数据的高频噪声，且仅允许数据的低频成分被传输至存储器。

图5是根据第四优选实施例的半导体存储器的示意图。

参考图5，根据第四优选实施例的半导体存储器500包括多个存储模块MM1至MM4，其分别具有存储器M1至M4，以及一数据总线(DABUS)，其将数据传输至存储模块MM1至MM4。数据总线(DABUS)具有一种形状，其中具有一宽宽度的部分与具有一窄宽度的部分交替连接。

即，半导体存储器500包括多个存储模块MM1至MM4，其分别具有存储器M1至M4，以及数据总线(DABUS)，其将数据传输至存储模块MM1至MM4，数据总线具有一种形状，其中具有高阻抗的线部分和具有低阻抗的线部分交替连接。

在图5的数据总线(DABUS)的形状中，具有宽宽度的部分与具有窄宽度的部分交替连接，从而实现图2的低频段数据通过单元220的功能。即，数据总线(DABUS)中的宽宽度部分具有低阻抗，数据总线(DABUS)中的窄宽度部分具有高阻抗。由于具有高阻抗的部分和具有低阻抗的部分交替连接，数据总线的该形状实现低通滤波器的功能，在该形状中，具有宽宽度的部分与具有窄宽度的部分交替连接。因此，减少数据的高频噪声，且仅允许数据的低频成分被传输至存储器。

图6A和图6B是根据第一至第四优选实施例的半导体存储器的模拟工作曲线图。

模拟中采用的数据总线(DABUS)工作在266Mbps的速度，通过4个存储器插槽S1至S4安装了模块MM1至MM4。

具体地，图6比较采用短线的写操作的波形与没有采用短线的写操作的波形。当采用短线时，每个短线的一个末端开路，并采用第一优选实施例的方法与数据总线(DABUS)的“中间线”的中间部分连接，短线相互平行。

图6A显示没有采用短线的模拟曲线图。

这里，特别是在第一存储模块(MM1)和第二存储模块(MM2)的写操作中，由于下冲(undershoot)，数据电压裕度被显著降低。

图6B显示采用短线时的模拟曲线图。

这里，下冲显著降低，全部的数据的波形被显著改善。

如上所述，该半导体存储器减少经数据总线传输的数据的高频噪声，没有添加独立的、分离无源器件。因此，改善了数据的电压裕度，减少无源器件如电容的成本，且简化粘接无源器件的工艺。

以上描述和显示了具体实施例。然而，本发明不局限于上述实施例，在本发明的精神和范围内，可作各种变化。本发明的范畴不由上述描述所限定，而由所附权利要求书限定。