一种16位微处理器使用的伪四级流水结构

摘要

本发明公开了一种16位微处理器使用的伪四级流水结构，包括流水线控制器、指令寄存器、译码器、流水寄存器、ALU、执行部件(EX)和存储器访问/寄存器写(MW)；将每条指令的执行分为取指令(FT)、译码(DC)、执行(EX)和存储器访问与写(MW)四个阶段，在处理器中设置一个两级流水线，每个流水级中包含两个时钟相态(PH1、PH2)，将每条指令的四个阶段分别分配到两个流水级的四个相态中去执行，利用两级流水线实现了指令的四级流水。