具有含有一个铁电存储器晶体管的存储单元的集成存储器

摘要

集成存储器的存储单元具有各一个铁电存储器晶体管(T)。位线(BLi)和控制线(Ci)垂直与字线(WLi)分布。每个存储器晶体管(T)的可控制区间使位线(BLi)中一个与控制线(Ci)中一个连接。每个存储器晶体管(T)的控制电极与字线(WLi)中一个连接。

说明书

本发明涉及具有这样存储单元的集成存储器，该存储单元各具有一个铁电存储器晶体管。

在US 5,541,871 A中描述了一个铁电半导体存储器，其存储单元包括各一个铁电存储器晶体管。铁电晶体管具有一个铁电的栅极介质。通过在晶体管的控制电极上施加一个电压脉冲调整铁电物质的极化方向，并且因此调整晶体管的临界电压。在晶体管的一个预先确定的漏极-源极电压的情况下依赖于晶体管的临界电压得出不同的漏极电流。

对于存储器晶体管的读出在US 5,541,871 A中在晶体管上设置一个预先确定的漏极-源极电压，并且晶体管栅极达到一个电位，通过该电位使晶体管导通。接着获得调整的源极-漏极电压。如果探测到一个较低的漏极电流，则涉及晶体管栅电极的铁电介质的第一极化状态。如果探测到一个较大的漏极电流，则涉及铁电物质的第二极化状态。通过这种方式区分二个不同的晶体管存储的逻辑状态。

在US 5,541,871 A中矩阵状地布置通过铁电存储器晶体管形成的存储单元。其源极终端与在第一方向上分布的平行源极线连接。其漏极终端与在垂直于第一方向的第二方向上分布的、平行漏极线连接。其栅极或者控制电极与在第二方向上分布的控制线连接，该控制线起字线的作用。由于源极线和漏极线彼此垂直分布，这是必须的，源极线和漏极线在存储器的不同布线平面中至少分布在其交叉的范围内，以便避免短接。这些线与其连接的晶体管的漏极终端和源极终端布置在存储器的一个基片中，并且因此布置在一个公共的布线平面内。

本发明基于这个任务，给出一个具有这样存储单元的集成存储器，其具有各一个铁电存储器晶体管，与上述的技术情况相比简化了其生产。

以根据权利要求1的集成存储器解决了这个任务。本发明的发展和改进是从属权利要求的目标。

根据本发明的集成存储器具有在第一方向上分布的字线以及在垂直于第一方向的第二方向上分布的位线和控制线。每个存储器晶体管的可控制的区间分别使位线中的一个与控制线中的一个连接。每个存储器晶体管的控制电极与字线中的一个连接。

由于位线和控制线分布在相同的方向上，并且因此彼此平行布置，所以二者可以布置在集成存储器的一个公共的布线平面内。由于可控制区间的终端(在MOS晶体管的情况下是漏极区域/源极区域)通常也是布置在一个公共的布线平面内，例如布置在集成存储器的基片中。所以在根据本发明的集成存储器中，字线和控制线布置在相同的布线平面内，以及晶体管的可控制区间。因此得出存储器的位置节省的、简化的结构。为了在位线或者控制线与晶体管的必须控制区间的附属终端之间建立连接，层间连接是不必的，该层间连接使存储器的不同布线平面彼此连接。此外通过平行布置位线和控制线得出存储单元矩阵的一个非常有规则的布置。

通过在存储器晶体管中的一个晶体管的可控制区间施加一个预先确定的电压，并且激活与该晶体管连接的字线，实施集成存储器的工作。接着获得产生的、在相关控制线和附属位线之间流过的电流。

根据本发明的一个改进，控制线中的一个分别布置在位线的每二个之间，控制线与这些位线分别经过多个存储器晶体管的可控制区间连接。这使存储器的十分紧密的结构成为可能。在这种情况下可以实现存储器晶体管中的一个晶体管的读出，通过在控制线中的一个和二个附属位线之间施加一个预先确定的电压，激活字线中的一个，因此选出与这个字线和相关控制线连接的存储器晶体管中的二个晶体管，获得经过这二个晶体管的各自电流。

根据本发明的一个改进，平行于位线和控制线布置存储器晶体管的可控制区间，也就是说其分布在第二方向上。此外与这个位线连接的这个存储器晶体管分别具有公共的源极-漏极区域。因此进一步降低集成存储器的位置需求。通过平行布置位线和控制线可以在第二方向上使任意数目的相邻存储器晶体管的可控制区间彼此连接。

根据本发明的一个改进，为了检测当读存取期间在控制线和位线之间流经存储器晶体管的电流，集成存储器具有电流检测单元，其与位线中的各一个相连。由此，通过这种方式给每个位线分配一个电流检测单元，当在位线中的每一个上读存取时可以分别读出存储单元的一个。

根据本发明的一个改进，集成存储器具有至少二个多工器和二个电流检测单元。经过其存储器晶体管与二个不同控制线连接的位线中的二个经过第一多工器与第一电流检测单元连接。经过其存储器晶体管象第一个二个位线一样与相同的二个控制线连接的位线中的二个另外的位线经过第二多工器与第二电流检测单元连接。多工器有二个运行状态，在这二个状态中多工器分别使与其连接的位线与各自的电流检测单元连接。

在这个改进中也把一个公共的电流检测单元分配给二个位线。在读存取时经过多工器实现一个选出，其应当分别通过电流检测单元求值这二个位线。因此可以降低电流检测单元的数目。

下面阐述在图中描述的本发明的实施例。图示：

图1根据本发明存储器的第一实施例，在该例中把一个位线分别分配给一个控制线，

图2一个第二实施例，在该例中分别把二个位线分配给一个控制线，

图3一个实施例，在该例中给每个位线分配一个电流检测单元，和

图4一个实施例，在该例中分别给二个位线分配一个公共的电流检测单元。

在图1中描述的集成存储器具有彼此平行布置的字线WLi以及与其垂直布置的位线BLi和控制线Ci。交替布置位线和控制线，并且彼此具有有规则的间隔。在字线WLi、位线BLi和控制线的Ci的交叉点中间以铁电存储器晶体管T的形式布置存储单元。晶体管使附属位线BLi与附属控制线Ci经过其可控制的区间连接。存储器晶体管T的栅极引线与附属字线WLi连接。虽然在图1中仅仅指出了四个字线WLi以及各二个位线BLi和控制线Ci，该存储器实际上具有大得多数量的这些线，因此得出总共大得多的存储单元域。

铁电存储器晶体管T具有一个铁电的栅极介质，其通过在与其连接的字线WLi上的电压脉冲可以接受二个不同的极化状态。通过这种方式存储二个不同的逻辑信息。通过测量在读存取期间在存储单元上流经晶体管T的沟道区间的电流实现信息的求值。

在图1的存储器中，控制线Ci的每一个与电位发生器1的输出端连接，该电位发生器在对存储单元读存取时提供一个恒定的读电位VDD。正如在图1中表明的，代替分离的电位发生器1为每个控制线Ci预先规定一个公共的电位发生器10，其输出电位被供给所有控制线Ci。

在图1中每个位线BLi与一个电流检测单元2连接。这些电流检测单元例如可以具有一个欧姆电阻，在这个电阻上下降了与流过该电阻的电流成正比的电压，其作为电流的标准被供应用于求值。

如下实现对在图1中描述的存储器的读存取：

在读存取之前，字线WLi、位线BLi和控制线Ci处于一个较低的电位、例如地。也就是说没有激活电位发生器1。为了开始读存取激活电位发生器1，并且在控制线Ci上产生读电位VDD，其与集成存储器的高供电电位一致。接着经过一个没有描述的字线译码器寻址字线中一个，并且该字线从低电平变为高电平。由此与这个字线WLi连接的存储器晶体管T导通。通过在控制线Ci上存在的读电压VDD漏极电流流经所选择的存储器晶体管T，该漏极电流经过附属位线BLi流到各自的电流检测单元2。在电位发生器1的输出端和各自的电流检测单元2之间存在一个正电压。

按是否在存储器晶体管T中存储一个逻辑0或一个逻辑1，其铁电栅极介质具有不同的极化。由此得出适合于二个不同逻辑状态的不同起始电压。不同的起始电压在分别激活字线时引起存储器晶体管T的不同的导电性。如果涉及存储的逻辑1，则出现的漏极电流大于涉及存储逻辑0的电流。在极端情况下在读出逻辑0时根本没有漏极电流流经各自的存储器晶体管，也就是说其值为零。这是这种情况，如果由于栅极介质的附属极化状态一般地提高了存储器晶体管T的起始电压，则由于在附属字线WLi上的电位不超过该起始电压。

图2指出了根据本发明的集成存储器的第二实施例。在这个实施例中分别给控制线Ci中的一个字线分配位线BLi中的二个位线。

在图2中仅仅描述了这些通过一个共同附属的控制线和二个位线形成的三元组中一个。另外同样的组在上面和下面连接在在图2中描述的组上。

在图2中控制线Ci还与电位发生器1的输出端连接。二个位线BL0、BL1与各一个电流检测单元2连接。控制线C0与二个位线BLi分别经过多个存储器晶体管T连接。对此存储器晶体管T的可控制区间平行于位线BLi和控制线Ci布置。各相邻的存储器晶体管T具有一个公共的源极区/漏极区。

在读存取时电位发生器1把控制线C0转到一个高电位VDD上。此外，字线WLi中的一个转到一个高电位，因此选择与这个字线连接的存储器晶体管T。经过这些存储器晶体管T漏极电流分别从该控制线C0流到二个位线BLi中每一个。漏极电流的大小还依赖于在存储器晶体管T中存储的逻辑状态。通过电流检测单元2再度实现各自漏极电流的求值。

图3指出了在图2中描述的存储器的较大部分，在该部分中由于层次清楚的原因没有存储器晶体管地仅仅描述了位线BLi、控制线Ci和字线WLi。描述了在图2中描述形式的各二个位线BLi和一个控制线Ci的二个相邻组。根据图3经过二个控制线Ci和四个位线BLi同时总共选出四个存储单元，这是通过把其存储器晶体管的漏极电流供给四个电流检测单元2实现的。

图4指出了在图3中描述的实施例的一个变种。关于图3的区别在于，电流检测单元对位线BLi的分配。在图4中把一个电流检测单元21、22分别分配给位线中的二个。借助于多工器Mux1、Mux2实现这个分配，二个位线经过多工器与附属的电流检测单元21、22连接。在图4中位线BL0和BL2经过第一多工器Mux1与第一电流检测单元21连接，位线BL1和BL3经过第二多工器Mux2与第二电流检测单元22连接。

在读存取时通过激活字线WLi中一个虽然还同时选择四个字线。可是多工器Muxi的每一个仅仅使二个与其连接的位线中的一个位线与附属的电流检测单元21、22连接。

供给多工器列地址CADR，依赖于该列地址多工器使与其连接的位线BLi中的一个位线与电流检测单元21、22连接。在本实施例中，二个多工器例如在请求第一列地址CADR时位线BL0和BL1与二个电流检测单元21、22连接。在请求第二列地址时多工器使位线BL2和BL3与电流检测单元连接。通过这种方式，虽然与在根据图3的实施例相比同时从存储器中读出较少的存储信息。可是这不是缺点，在一般情况下通常总归限制外部终端的数目。作为与图3相比的优点，根据图4的存储器具有较低数目的电流检测单元21、22。

在图4的实施例中，位线BLi中的二个位线分别经过一个多工器Muxi被分配给一个电流检测单元21、22。另一个实施例也是可能的，在该实施例中供给每个多工器Muxi任意数目的位线BLi。