精确稳定的角调制RF信号的直接数字合成

摘要

一个允许得到精确稳定的相位偏移的RF调制器。调制器用户使用一个PLL结构,该结构包含一个辅助前馈路径,该路径包含一个自适应增益放大器(411),该放大器被用来把一个调制信号注入到一个环路滤波器(403)之后的一个点上的PLL中。一个相位解调器(419)根据PLL相位调制的输出进行恢复,其中在一个比较器(417)中把PLL相位信息与调制信号的相位信息相比较。得到的误差信号被用来控制自适应增益放大器(411)的增益。调制器补偿VCO(405)和PLL的其它分量的变化。

说明书

本发明涉及射频调制器，尤其是数字射频调制器。

调制可以被定义成根据一个关于某些传递信息的未知信号或波型的函数改变一个已知信号或波型，即载波的某些特征。在射频(RF)通信系统中，载波通常为正弦函数，并且有几种调制载波的方法。这些方法包含线性调制，角调制和各种类型的脉冲调制。在指定一个由等式A(t)cos(ω_ct+φ(t))描述的正弦载波的情况下，有两个根据一个信息信号可以改变的参数，即振幅和相位角。当根据一个关于信息信号的线性函数改变振幅时，产生了线性调制。角调制包含相位调制和频率调制。如果在正弦函数的幅角中包含一个与信息信号成比例的项，则产生相位调制。如果幅角使得瞬时频率和载波频率之间的频率差与信息信号成比例，则得到频率调制。

RF信号的解调通常涉及一个正交检测器，该检测器具有两个分支，一个I(“同相”)分支和一个Q(“正交”或90°相位偏移)分支。在I分支中，接收信号与载波信号的余弦形式相乘并且接着通过一个低通滤波器。在Q分支中，接收信号与载波信号的正弦形式相乘并且接着通过一个低通滤波器。这种正交检测器是线性的，众所周知的，并且几乎到处都在使用。为了根据正交检测器的相应I和Q分支产生的I和Q分量得到信息信号，进行信号处理。具体地，通过计算Q与I比值的反正切可以得到信号的相位。根据毕达哥拉斯定理，通过计算I和Q的平方和的平方根可以得到信号的振幅。这些数学计算是非线性的。    

因而可以得到有关正交检测的两点明显观察结果。第一点，分两个步骤进行检测，其中一个第一混合步骤(得到I和Q)是非线性的，一个第二信号处理步骤被赋予非线性特征。第二点，首先进行座标系统转换，接着进行逆变换。即，首先通过把具有极座标的瞬时信号映射到X(I)和Y(Q)轴上，把可以用基于期望振幅和相位量值的极座标来描述的接收信号转换成直角座标形式，并且接着再转换成极座标形式以得到振幅和相位。这种变换需要占用空间并消耗功率的电路-空间和功率可能是宝贵的资源，尤其是在诸如蜂窝电话，寻呼机等等的移动应用中。这样的变换也从根本上产生了导致不精确的因素。

在RF调制器的发送端也存在类似的情况。即，开始时用极座标形式表示振幅和相位信息。接着进行I和Q处理，其中振幅和相位信息被编码成I和Q信号，I和Q信号则被转换回极座标形式并且被累加以构成最终的输出信号。在图1中图解了这个处理过程。一种广泛使用的调制，相移键控(PSK)需要发送经过精确的相位偏移并且具有良好的相位稳定性的信号。例如在GSM蜂窝电话中使用PSK。一个正交类型的常规调制器虽然表现出良好相位稳定性，只达到了临界精度。可能需要复杂的编码方案来补偿调制器的不精确，并且噪声环境下的性能会显著下降。

除了常规正交技术之外，已知还有各种其它的调制技术。在一种这样的技术中，锁相环(PLL)被用来多路复用频率调制信号和相位调制信号以便得到一个高频信号(例如900 MHz)。对照图2，一个PLL包含一个相位检测器201，一个环路滤波器203，一个压控振荡器(VCO)205和一个除N计数器207。在使用900 MHz输出信号的情况下，典型的除数是64。如果一个调制信号cos(ω_ct+φ(t))被加到电路的输入上，则在理想情况下，在电路的输出上产生一个调制信号cos(Nω_ct+Nφ(t))。但电路的稳定性很差，除非使环路滤波器具有窄带宽。对于一个窄带宽环路滤波器，电路不再能够跟踪调制输入信号中的快速变化，从而在调制输出信号中带来不精确性。

为了克服上述困难，已经提出了图3中示出的一个方案。为压控石英振荡器(VCXO)309提供一个基带调制信号以便产生一个被提供到PLL输入端的调制信号。一个附加的前馈路径被用来把基带调制信号注入到环路滤波器之后的一个点上的PLL中。更具体地，基带调制信号被提供给一个可调增益放大器311。可调增益放大器的输出被提供给一个位于环路滤波器和VCO之间的加法器313。调整放大器的增益以便通过重新注入调制信号精确抵消环路滤波器在去除某些调制时产生的影响。不幸的是，实现精确校正是一个辛苦的手工过程。并且，尽管对于FM无线通信可以得到足够的精度，但对于PSK无线通信则缺乏精度。

概括地讲，本发明提供了一个允许得到精确并且稳定的相位偏移的RF调制器。调制器使用一个PLL结构，该结构包含一个辅助前馈路径，该路径被用来把一个调制信号注入到PLL的一个环路滤波器之后的一个点上的PLL中。一个相位解调器根据PLL的输出信号恢复出相位信息。把恢复的相位信息与基带调制信号的相位信息相比较。得到的误差信号被用来控制基带调制信号向PLL的注入，从而自动实现校正“剂量”。因而得到一个精确，自适应并且相位稳定的调制器。调制器的自适应能力补偿了VCO和PLL的其它分量的变化。

图1是一个常规正交RF调制器的模块图；

图2是一个常规的，基于PLL的RF调制器的模块图；

图3是一个常规的，基于PLL的，具有基带调制信号注入功能的RF调制器的模块图；

图4是一个基于本发明的RF调制器的模块图；

图5是图解图21的频率采样电路的操作的第一时序图；

图6是图解图21的频率采样电路的操作的第二时序图；

图7是关于两个可选的加权函数的图表，这两个函数可以被用来对诸如图21中电路的电路产生的数字位流进行数字滤波；

图8是图解从一个使用固定加权函数的数字频率鉴别器得到的精度的图表；

图9是图解从一个使用三角加权函数的数字频率鉴别器得到的精度的图表；

图10是关于一个数字滤波器例子的模块图，其中与一个诸如图21中电路的频率采样电路配合使用数字滤波器；

图11A是图解一个数字相位鉴别方法的表格；

图11B是图11A的方法的曲线表示结果；

图11C是关于一个结合图11A和11B使用的加权函数的曲线图；

图12A是图解另一个数字相位鉴别方法的表格；

图12B是图12A的方法的曲线表示结果；

图12C是关于一个结合图12A和12B使用的加权函数的曲线图；

图13是基于图12的技术的数字相位鉴别硬件的模块图；

图14A是图解另一个数字相位鉴别方法的表格；

图14B是图14A的方法的曲线表示结果；

图14C是关于一个结合图14A和14B使用的加权函数的曲线图；

图15是基于图14的技术的数字相位鉴别硬件的模块图；

图16A是图解另一个数字相位鉴别方法的表格；

图16B是图16A的方法的曲线表示结果；

图16C是关于一个结合图16A和16B使用的加权函数的曲线图；

图17是基于图16的技术的数字相位鉴别硬件的模块图；

图18是图解一个Sigma-Delta调制器的采样数据模型和基于本发明一个实施例的，用于频率采样的采样电路的采样数据模型的模块图；

图19是有助于解释图18的电路模型在输入频率为基准频率的0．6875倍的情况下进行的操作的表格；

图20是图解图18的电路模型在用于频率采样时的操作原理的时序图；

图21是关于图18的电路模型所描述的频率采样电路的一个例子的简图。

现在参照图4，其中示出一个基于本发明的RF调制器的模块图。虚线所示的调制器部分与图3的常规调制器中的对应部分基本相同。可选地，图4的调制器包含一个下变转换器420，下变转换器420由一个频率合成器，一个混合器和一个低通滤波器构成。在调制器的输出频率非常高的情况下，下变转换器把频率减少到除N计数器可以更容易地处理的程度。但注意，在其它情况下N可以等于一。同样可选地，图4的调制器可以包含一个振幅调制级段421。在某些调制方案中，可以调制信号的振幅和相位特征，其中振幅调制级段被用来进行期望的振幅调制。

图4的调制器最好使用直接数字合成(DDS)电路415而不是图3的VCXO来产生被当作基准信号提供给PLL的调制输入信号。这样的DDS电路可以基于在美国专利4，746，880，1988年5月24日授权，标题为数字控制调制振荡器中描述的数字控制调制振荡器(NCMO)，在本文中引用了该专利。为DDS电路提供一个基带调制信号以便产生被当作基准信号提供给PLL的调制输入信号。

本发明调制器的稳定性和精确度来自于一个附加反馈环路，该环路包含一个相位解调器419和一个比较电路417。相位解调器可以是在美国专利申请09／006，938(Atty．Dkt．No．32219-003)，标题为基于频率采样的数字相位鉴别，1998年1月14日提交中描述的一种解调器，在本文中引用了该申请。

相位解调器419从PLL的输出信号中恢复出相位信息。使用一个比较电路417将恢复的相位信息与基带调制信号的相位信息相比较。得到的误差信号被用来控制基带调制信号向PLL的注入，从而自动实现校正“剂量”。即，比较电路417的一个输出信号把自适应增益放大器411的增益设置成需要的值，以便输出信号传递的相位信息与期望的相位信息匹配。因而消除了现有技术的艰苦调整过程特征。并且，本发明的调制器执行的自适应过程是连续的，只要调制器打开便连续工作。因而可以全部补偿环境因素，部件偏差，部件老化等等的影响。

现在描述美国专利申请09／006，938(代理人档案No．32219-003)，标题为基于频率采样的数字相位鉴别，1998年1月14日提交的相位解调器。参照Sigma-Delta转换可以理解该方案以及本发明的数字频率鉴别器，其中在现有技术中通过象“过采样Delta-Sigma数据转换器”，Candy等人，IEEE Press，pages 1-6，Piscataway，NJ(1992)那样的文献对Sigma-Delta转换有很好的描述。Sigma-Delta转换器以高于奈奎斯特速率的频率把一个可变振幅模拟输入信号调制成一个简单数字码。调制器的设计允许用时间分辨率换取振幅分辨率。图1中所示的Sigma-Delta调制器的采样数据电路模型可以被直接用于这里的频率采样。

参照图18，从采样时间i上出现的输入信号x_i中减去采样时间i上的输出信号y_i。得到的结果被提供给一个具有输出信号W_i的累加器。累加器在采样时间i上的一个“新”输入信号与累加器的“旧”输出信号混合以构成累加器一个新的输出信号。累加器的输出信号被量化，其中量化被表示成加入一个误差e_i。量化器的输出信号就是最终的输出信号y_i。

现在假定x_i是两个频率的比值并且量化器是一个二阶量化器。并且假定在有关的时间段内两个频率的比值为0．6875。如图19所示，第一次累加出后一种值，这里累加值为0．6875。这个值小于1，接着值0．6875再次被加到累加值中，得到新的累加值1．375。由于这个值现在大于1，则将0．6875减1并且把结果(0．6875-1=-0．3125)加到累加值中以得到一个值1．0625。继续以这种方面操作。在上述操作序列中，通过取各个累加值的整数部分1或0产生一个数据流。

参照图20，可以理解对图19中所示的数字序列的解释。图中示出了两个时钟信号。再次假定上面的时钟信号频率与下面的时钟信号频率的比值在有关的时间段内为0．6875。在时间t=0，两个时钟信号的上升沿吻合。接着在下面的时钟信号的第一个上升沿处，上面的时钟信号已经经历了0．6875个周期。在下面的时钟信号的下一个上升沿处，上面的时钟信号已经经历了1．375个周期。在下面的时钟信号的下一个上升沿处，上面的时钟信号从其经历第一个周期以后开始已经经历了1．0625个周期，依此类推。

在图21中示出了一个可以被用于数据样本的捕捉电路或频率采样电路的简图，其中上述数据样本对应于在前面例子中描述的数据流。在图解的实施例中，假定时钟信号的比值使得在较慢时钟的一个周期内出现较快时钟的上升沿不会超过一个。在其它实施例中，不需要有这个假定。

捕捉电路包含一个输入部分2101和一个输出部分2103。输入部分包含两个必须小心匹配以便误差最小的部分Ch1和Ch2。每个部分包括一个由两个或更多的D触发器串联而成的链。在下面的描述中，相同的索引号被用来表示触发器本身及其相应的输出信号。

在各个部分中，通过一个采样时钟信号Fx为链中的第一个触发器提供时钟。通过一个采样时钟信号Fs为链中的后续触发器提供时钟。在上面的部分中第一个触发器Q1的D输入被连接到相同触发器的Q输出。下面部分中的第一个触发器的D输入被连接到上面部分中的第一个触发器的Q输出。串联两个部分中的其它触发器，即Q到D，D到Q。

输入部分的功能是1)在时钟信号Fx的上升沿转换产生两个彼此逻辑互异的信号；2)在时钟信号Fs的上升沿锁存两个信号的值；3)检测从一个时钟到下一个时钟的切换。与Q3和Q4串联的中间级段可能需要使两个时钟信号的不同步导致的亚稳定性最小，并且事实上在具体设计中可能期望有多个这样的级段。

在一个示例性实施例中，输出部分包含三个两输入与非门。相应的与非门N1和N2分别被连接到输入部分的最终触发器级段的D和Q信号。在另一个与非门N3中混合与非门N1和N2的输出信号以构成捕捉电路的最终输出。

输出部分的功能是在由两个输入部分构成的两个信道中，在从一个采样时钟到下一个采样时钟的转换过程中检测输入时钟信号电平的变化。两个输入部分以往复转换的方式进行工作，交替检测输入时钟信号电平的变化。

参照图5的时序图可以更加完全地理解图21的捕捉电路的操作。两个信道的第一级段构成与输入时钟信号的上升沿近似重合(但稍有滞后)的反相信号Q1和Q2。通过根据采样时钟对信号Q1和Q2分别进行采样来构成信号Q3和Q4。信号Q5和Q6分别是信号Q3和Q4的延迟副本。与非门共同实现逻辑函数X=Q3．Q5vQ4．Q6。

在图5的例子中，图解的信号均为理想化的方波信号。实际上，信号会具有有限的上升和下降时间。如图6所示，信号Q1和Q2的有限上升和下降时间以及电路的不同步的可能影响是亚稳定性。这里，在一个周期内，信号Q3，Q5和信号Q4，Q6均处于一个中间状态。产生的电路输出可能是正确的，也可能是不正确的。但由于判定是开始时的一个“瞬间(close call)”，一次偶然错误判定对电路总体操作的影响是可以忽略的。通过增加路径中的总增益减小了不稳定的时间窗口。如果Q3和Q9中的增益足以将差错概率降低到可以接收的水平，则不需要附加的电路。如果不能，则需要附加电路来增加增益。

为了根据诸如图21的电路的捕捉电路产生的数据流恢复出两个时钟信号的频率的比值，提供数字滤波。较好的是，数字滤波技术的一种适用于Sigma-Delta(或Delta-Sigma)A／D转换器的扩展实现可以被直接用于数字流。并且，通过使用一个适当选择的加权函数，可以实现高精确度。

乘积加权和是FIR滤波器的一个例子。至今为止描述的加权函数是数字滤波理论中FIR滤波器的加权函数。但应当认识到，也可以使用IIR滤波器。在FIR数字滤波过程中，加权函数被用于一个数据样本“窗口”以得到在窗口中心的频率比值的估测。接着窗口被“拾起并移动”到下一个样本序列。窗口通常会重叠。一个窗口可以包含比如256个样本。

参照图7，其中针对一个256样本窗口示出了两个可选的加权函数。加权函数被规一化，这意味着加权函数下面的面积是1。由虚线指示的一个加权函数是一个直线固定加权函数。由实线指示的另一个加权函数是一个三角加权函数。加权函数是数字滤波器中的脉冲响应函数。

在图8和9中分别示出了使用直线加权函数和三角加权函数进行数字滤波的结果。在图8和9的情况下，频率比值被从0．687以下增加到0．693以上。如图8所示，在使用直线加权函数的情况下，量化信号以其局部平均值等于平均输入的方式在两个电平之间振荡，这两个电平与输入相邻。计算的平均误差为1772ppm。如图9所示，在使用三角加权函数的情况下，量化信号以83ppm的平均误差跟踪输入。

在图10中示出了一个使用三角加权函数并且可被用来实现期望的数字滤波的示例性频率累加器的结构图。在所示的例子中，频率累加器使用一个7位计数器101，一个14位加法器103和一个14位寄存器105。用样本频率Fs为7位计数器提供时钟。7位计数器的输出被提供到加法器的一个输入。7位计数器的功能是从0累计到127并且接着从127递减到0。127的计数接连出现两次。使用一个触发器107实现这种行为。该触发器由样本频率Fs提供时钟。7位加法器的一个最后计数信号被输入到触发器。触发器的输出被连接到7位计数器的递减计数输入。

“过采样”数据流被连接到加法器的一个控制输入。当数据流的当前位为1时，进行一次加法。当当前位为0时，不进行加法。加法器的一个进位输入保持为高，从而导致权数范围为1到128。

14位寄存器由样本频率Fs提供时钟。其输出被提供给加法器的其它输入。其输入接收加法器产生的输出字。14位加法器的功能是为256个时钟进行累加操作。在256个时钟结束时，14位加法器的输出被用作一个针对频率比值的估测因子。更具体地，在所示的例子中，累加器的输出等于Rx128x129，其中R是频率比值估测因子。

上述技术可以被扩展到相位鉴别。下面会描述各种不同的数字相位鉴别方法和装置，其中需要不同的设计折衷。

第一个方法原理直观，但计算量较大。参照图11A，其中使用相同的观察频率数据流和对应于一个三角加权函数(图11B)的相同权数集合。首先使用上述技术确定基准频率与采样频率在一个相对较长的时间段上的比值。当得到这个频率比值估测因子时，通过以上述方式但以相对较高的速率，即每个样本周期一次的速率计算相同的频率估测，从而估测出短期频率变化。即，在每个样本周期内使用图10的电路对所有的连续样本进行估测。计算出各个频率估测(F)与前面确定的频率比值(Fr)之间的差值(ΔF)，将该差值乘以一个合适的定标系数k并且进行累加以得到一个对应的相位估测Pf。(Pf的第一个值是强制选择的初始条件，选择该值以便与一个理想估测进行比较。实际上，相位可以被初始化成一个基于信号特征的经验知识的值，或者在没有这种经验知识的情况下，可以在检测到一个相位变化点时把相位设置成0。)

图11C中示出了一个把特定波型(实线)的实际相位与使用上述相位估测方法估测出的估测相位(虚线)相比较的相图模拟。

由于需要以相对较高的速率计算频率估测，上述“频率差值”相位估测方法计算量较大。一种“预合计差值”相位估测方法消除了这种需求。参照图12A，不用使频率估测与频率比值相减，而是使采样数据流本身与频率比值Fr相减。假定数据流是一个只包含1和0的位流，并且假定频率比值Fr=0．6875，则预合计差值Y只会具有两个值中的一个值，即Y=1-0．6875=．3125或Y=0-0．6875=-0．6875。累加Y值以得到对应的值PX。通过过滤PX值得到相位估测PP_n，其中除了用定标系数k对过滤的值定标之外，以和上述涉及构成频率估测(使用图12B的相同加权函数)的方式基本相同的方式进行过滤。

可以发现，预合计差值相位计算在数学上与频率差值相位计算等价。因而图12C中示出的模拟结果与图11C中的相同。但由于在每个相位点上只需要进行一次计算，所以在使用预合计差值相位计算的情况下，硬件实现会大大简化。图13示出了这样一种硬件实现。

图13的预合计差值相位估测器通常包含一个第一累加器ACC1，一个类似于前面结合图10描述的权数产生器的权数产生器WG，和一个第二累加器ACC2。

累加器ACC1的功能是产生与观察的频率数据流的各个位(或在其它实施例中的符号)一致的相位数字PX_i，并且包含一个多路复用器1301，一个加法器1303和一个寄存器(例如一个16位寄存器)1305。多路复用器1301根据X的值从Y_i的两个可能值中选择一个值并且把Y_i提供给加法器1303。寄存器值与Y_i相加以构成PX_i，并且接着被选通到寄存器中。因而加法器1303和寄存器1305累加出PX_i值。

接着在累加器ACC2中过滤PX_i值，该累加器包含一个乘法器1307，一个加法器1309和一个寄存器1311。乘法器从权数产生器WG接收权数并且从累加器ACC1接收PX_i值。每隔一段时间，例如每隔128个时钟周期进行一次相应权数和PX_i值的相乘和乘积累加以产生一个相位估测因子PP。可以这样构造乘法器，即在累加过程期间向各个乘积提供定标系数k。

使用整数差值相位计算可以得到一种更加简单的实现。整数差值相位计算在数学上不和前面的方法等价，但非常接近。参照图14A，除了观察频率数据流之外，这个方法使用一个基准频率数据流，其中在向图4的捕捉电路提供基准频率(具有相同时钟)的情况下会产生基准频率数据流。接着根据整数差值X_i-R_i构成一个连续累加和D_i。在许多诸如图14和图15的实际的应用中，D_i会唯一地具有值1，0和-1。但通过本例可以理解D_i具有其它值的一般情况，并且在本描述中包含了这种情况。

通过以和前面描述的方式相同或类似的方式过滤D_i值来构成相位估测。如图14B所示，可以使用相同三角加权函数。如图14C所示，整数差值相位计算方法产生与前面的方法相同的模拟结果。

参照图15，在D唯一具有值1，0和-1的情况下，可以大大简化相应的硬件实现(与图13的硬件实现相比)。

与图13的实现类似，图15的整数差值相位估测器包含一个第一累加器ACC1，一个权数产生器WG和一个第二累加器ACC2。累加器ACC1具有与图13的对应结构显著不同的构造。图15的累加器ACC1包含一个基准模式产生器1501，一个1位减法器1503，一个2位加法器1505和一个2位寄存器1507。1位减法器从相应的X值中减去相应的R值。2位加法器和寄存器累加所得到的D_i值，如上所述，D_i值可以被唯一约束为1，0，-1。

权数产生器WG和累加器ACC2与图13中的基本相同。但由于D_i唯一具有值1，0和-1，所以不需要乘法器。如果D_i=1，则权值与累加值相加，如果D_i=-1，则减去权值。(如果D_i=0，累加值保持不变。)省去乘法器是图15的实现的一个独特优点。

另一个相位估测方法被称作时钟测量相位计算方法。参照图16A，在涉及E，X和D的情况下，这个方法类似于前面描述的整数差值相位计算方法。但这个方法除了基准频率数据流R之外还使用“时钟测量”数字RG，该数字与图2中出现的相同。并且，如图16B所示，使用的加权函数明显不同。使用以下公式得到时钟测量相位估测值PC： $>>P>>C>n>>=>K>·>>(>>D>n>>->frac\; R>>G>n>>+>0.5>+>>\Sigma >i>>>W>i>>·>>X>>i>+>n>->64>>>)>>>s>$

在图16C中示出了使用时钟测量相位计算方法得到的模拟结果。

参照图17，时钟测量相位估测器通常包含一个第一累加器ACC1，一个权数产生器WG和一个第二累加器ACC2。估测器还包含一个合计模块1701。

累加器模块ACC1与图15的累加器模块ACC1基本相同。但注意基准模式产生器既产生在累加器ACC1中使用的基准频率数据流R，也产生被输入到合计模块1701的时钟测量数据流RG。

权数产生器包含一个计数器1703和权数产生器逻辑1705。

累加器ACC2包含一个加法器1707和一个寄存器1709。当X=1时，来自权数产生器的权值被加到寄存器1709的内容中。加法器的输出变成寄存器的新输入，而寄存器每128个时钟周期进行一次累加操作。

在ACC2的累加操作结束时，在合计模块1701中合计ACC1和ACC2的输出以及对应的RG值。