首页> 中国专利> 抽头系数自适应与数据校正硬件分离的自适应均衡器

抽头系数自适应与数据校正硬件分离的自适应均衡器

摘要

一种抽头系数自适应与数据校正硬件分离的自适应均衡器,它由一个数字信号处理器(DSP),第一横向滤波器和第二横向滤波器组成,数字信号处理器(DSP)实现自适应滤波,横向滤波器实现高速的横向滤波,两者结合起来实现HDTV中的均衡器。

著录项

  • 公开/公告号CN1213936A

    专利类型发明专利

  • 公开/公告日1999-04-14

    原文格式PDF

  • 申请/专利号CN98117978.9

  • 发明设计人 宋杭宾;仇佩亮;王匡;

    申请日1998-09-11

  • 分类号H04N9/64;H03H15/00;

  • 代理机构北京邦大专利事务所;

  • 代理人魏殿绅

  • 地址 100862 北京市海淀区复兴路乙15号

  • 入库时间 2023-12-17 13:17:14

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2014-11-05

    未缴年费专利权终止 IPC(主分类):H04N9/64 授权公告日:20010627 终止日期:20130911 申请日:19980911

    专利权的终止

  • 2001-06-27

    授权

    授权

  • 1999-04-14

    公开

    公开

  • 1999-03-24

    实质审查请求的生效

    实质审查请求的生效

说明书

本发明涉及一种自适应均衡器,更具体地涉及一种抽头系数自适应与数据校正硬件分离的自适应均衡器。

高清晰度电视(HDTV)接收机中的均衡器硬件要求很高。由于信号码流速度快(码速为13.31MHz),付径时延长,所以均衡器需要很多抽头节点。如对付10μS的付径就需要133级的均衡器。以往用于微波通信的均衡器多为5-6级,用于电话信道Modern的均衡器级数为20多级,因此HDTV中均衡器硬件规模是空前未有的。HDTV无线传输信道中付径的幅度以0.9Hz周期变化,要求均衡器是自适应的,而且收敛速度较快。

均衡器通常采用横向滤波器的结构,如图1所示。X(t)是输入信号,Y(t)是输出信号。横向滤波器将输入信号延迟、乘以系数Ci、再累加起来就得到输出信号。Ci不变或只在启动时置入的称为固定滤波器,Ci随每个输入信号X(t)自适应调整的称为自适应滤波器。

HDTV中均衡器必须是自适应滤波器,但让Ci随每个输入信号X(t)自适应调整,硬件无法实现。解决问题的方法是:专门使用一个慢速的自适应均衡器调节横向滤波器抽头系数Ci;使用高速的固定横向滤波器计算Y(t)。高速固定横向滤波器的系数Ci是可以重新置入的,过一段时间就重新置入一次,从而使“固定横向滤波器”变成自适应横向滤波器。

近来,人们都已经认识到:对一个结构复杂的硬件系统,使用中小规模通用器件是很难实现的。通常,实现HDTV中均衡器只有三种方案:

①专用数字信号处理器(DSP)实现。

②超大规模现场可编程门阵列(FPGA)实现。

③超大规模专用集成电路(ASIC)实现。

以我们现有的条件,100多节的均衡器实现起来是很困难的。HDTV中均衡器输入信号的速率为13.3M/S,即均衡器每秒必须处理13.3M个采样点的信号。对自适应均衡器,DSP实现时,每采样点每节点要执行三个指令周期。因此,如果每个节点使用一个数字信号处理器(DSP)实现,数字信号处理器(DSP)的指令速度也要达到13.3M×3=39.9M/S。这几乎是当今数字信号处理器(DSP)所能达到的最高速度。但即使使用最快的数字信号处理器(DSP),100多节点的均衡器也要100多个数字信号处理器(DSP)才能完成。这显然是实际不可行的。

ASIC实现始终是复杂系统硬件实现的最佳方案,但巨大的首期投入在功能样机的研制阶段不可承受。只有FPGA的方案有可能可行。

一个初步的设计表明:Altera公司最大规模的十万门器件可以实现16节左右8bit精度的自适应滤波器。Altera公司的FPGA有一种新设计,可以以较少的门电路实现很多节横向滤波器。但这种横向滤波器不是自适应的。要实现自适应的横向滤波器,FPGA的门电路的效率不是很高。FPGA实现均衡器的方案要使用6-8片十万门器件。十万门器件非常庞大,价格昂贵,通常一个系统中只使用一片,因此,FPGA的方案在具体实现时也不可行。

本发明的目的是要提供一种成本低的自适应均衡器。

按照本发明的抽头系数自适应与数据校正硬件分离的自适应均衡器,它由一个数字信号处理器(DSP),第一横向滤波器和第二横向滤波器组成,数字信号处理器(DSP)实现自适应滤波,横向滤波器实现高速的横向滤波,两者各完成HDTV中自适应均衡器的一种功能,结合起来实现HDTV中的均衡器;数字信号处理器(DSP)从输入的数据取出同步信号,计算出均衡器128个节点的抽头系数,分别送到第一和第二横向滤波器的系数输入端,数字信号处理器(DSP)还控制着第一和第二横向滤波器的工作状态,即提供横向滤波器控制字;第一横向滤波器接受来自外部的输入数据,由其DI0端输入,外部的输入数据在第一横向滤波器中经过64级延时,由其SR端输出,送到级联的第二横向滤波器的DI0输入端;各个横向滤波器的节点延时的输入数据与节点抽头系数相乘后累加,结果由DO端输出即完成了横向滤波;第一和第二横向滤波器的输出通过一个加法器相加后即得到均衡器的输出结果,所说加法器可以是第二横向滤波器中现成的加法器。

按照上述的本发明的抽头系数自适应与数据校正硬件分离的自适应均衡器,进一步的特征在于;所说数字信号处理器(DSP)是一个TMS320C31芯片;所说第一和第二横向滤波器均为L64240芯片。

图1是采用横向滤波器的结构的均衡器的原理图。

图2是用专用数字信号处理器(DSP)或超大规模现场可编程门阵列(FPGA)构成均衡器的示意图。

图3示出了横向滤波器(L64240)的结构。

图4示出了HDTV中的信号码流。

图5是本发明的抽头系数自适应与数据校正硬件分离的自适应均衡器的示意图。

图6是作为本发明的第一实施例的FIR型(线性前馈)的均衡器的电路图。

图7是作为本发明的第二实施例的DFE型(判决反馈)的均衡器的电路图。

图8是作为本发明的第二实施例的DFE型(判决反馈)的均衡器的原理结构图。

下面将结合附图对本发明的最佳实施例进行详细描述。

考虑到高清晰度电视(HDTV)功能样机中均衡器的实现时的种种限制,我们只得重新考虑使用通用器件,但必须是超大规模的通用器件。美国LSI Logic公司生产的L64240芯片是一种专用的横向滤波器,工作频率16~20MHz,精度为8Bit时,一片可以实现64节点的横向滤波器,在所有可选器件中规模最大。使用二片L64240级联可以实现128节的横向滤波器。L64240不是自适应滤波器,但滤波器系数可以在运行中重新置入,过一段时间可以更新系数。图3画出了横向滤波器(L64240)的结构。DI0~DI7是输入信号,用作一维滤波器时,只用DI0输入,DI1~DI7都是不用的空脚,HDTV中均衡器即是这种情况。DO是输出。

美国Texas Instrument公司生产的TMS320C31芯片是运算速度最快的数字信号处理器(DSP)之一。数字信号处理器(DSP)类似CPU的结构,可以外挂EPROM编写程序。它的特点是功能灵活,构成系统后功能由软件确定。数字信号处理器(DSP)TMS320C31可以构成自适应滤波器,但滤波器速度远远不如横向滤波器(L64240)快。

使用一片数字信号处理器(DSP)TMS320C31作自适应滤波,得到的系数过一段时间就提供给横向滤波器(L64240)。这样结构的滤波器具有自适应滤波器的性能,它能根据信道的变化自适应地调节滤波器节点系数。它的缺点是系数要过一段时间才调节一次,因此难以适应信道快速的变化,但对变化速度不超过系数更新速度的信道变化有良好的适应性。

数字信号处理器(DSP)不能实时地完成自适应滤波,因此只能选取信道码流中的一小部分来做自适应滤波。数字信号处理器(DSP)对这种类似采样的一小部分信号进行处理,得到滤波器系数,应用于信道中所有的信号。显然,这种“采样”的信道码流必须适当地选取。

在全数字的HDTV信号中,有一部分信号是不携带信息的同步信号。由于这部分信号在接收端是已知的参考信号,因此特别适合作为信道码流的“采样”,提供给数字信号处理器(DSP)作自适应滤波计算节点系数。HDTV中信号码流如图4所示。

同步信号有段同步和场同步。段同步信号每次只有4个符号,比较分散,不易利用。场同步信号有连续800多个,因此选场同步信号给数字信号处理器(DSP)作自适应滤波。

场同步信号每隔约20ms出现一次,因此系数每20ms更新一次。这种结构不能对付快于20ms的信道变化,这在HDTV中一般没有问题。如果要适应信道的快速变化,可以使用段同步信号。使用适当的步长,用LMS算法,十几个采样点就可以使节点系数有小的调节。而段同步每60μS出现一次,在100-200μS之内,系数就可以完成小的调整。

本发明的抽头系数自适应与数据校正硬件分离的自适应均衡器的结构如图5所示。它由一个数字信号处理器(DSP)TMS320C31,第一横向滤波器(L64240)和第二横向滤波器(L64240)组成。横向滤波器(L64240)和数字信号处理器(DSP)TMS320C31各有优点,前者可以实现高速的横向滤波,后者可以实现自适应滤波。两者各完成HDTV中自适应均衡器的一种功能,结合起来才能实现HDTV中的均衡器。数字信号处理器(DSP)TMS320C31从输入的数据取出同步信号,计算出均衡器128个节点的抽头系数,分别送到第一和第二横向滤波器(L64240)的系数输入端。数字信号处理器(DSP)TMS320C31还控制着第一和第二横向滤波器(L64240)的工作状态,即提供横向滤波器(L64240)控制字。第一横向滤波器(L64240)接受来自外部的输入数据,由其DI0端输入。外部的输入数据在第一片横向滤波器(L64240)中经过64级延时,由其SR端输出,送到级联的第二横向滤波器(L64240)的DI0输入端。每个各个横向滤波器(L64240)的节点延时的输入数据与节点抽头系数相乘后累加(参见图3),结果由DO端输出即完成了横向滤波。第一和第二横向滤波器(L64240)的输出通过一个加法器相加后即得到本发明的均衡器的输出结果,所说加法器可以是第二横向滤波器(L64240)中现成的加法器。

实施例1  FIR型(线性前馈)的均衡器的实现

横向滤波器(L64240)一片可以完成8bit精度,64节点的横向滤波。因为横向滤波器(L64240)本身考虑了多片级联构成更大的滤波器的问题,所以横向滤波器(L64240)可以很自然地级联起来完成更长的FIR滤波器。实际电路调试表明:两片横向滤波器(L64240)级联组成一个128节的FIR滤波器除了总时延增加一个时钟周期以外,没有任何其他困难。128节的FIR电路如图6所示。图中左边的数字信号处理器(DSP)TMS320C31提供系数和控制字给两片横向滤波器(L64240)的所有节点。数字信号处理器(DSP)TMS320C31本身实际上是一个慢速的自适应滤波器。右边两片横向滤波器(L64240)构成128级的高速横向滤波器。两片横向滤波器(L64240)级联的方法是:第一片的SR接第二片的DI,第一片的DO接第二片的PR,第一片的DI是总输入,第二片的DO是总输出。接法比较简单。

128节有限冲激响应滤波器(FIR)构成的均衡器一般可以满足HDTV功能样机的要求。如果要更好的性能,要使用IIR(无限冲激响应)滤波器构成的均衡器。

实施例2  DFE型(判决反馈)的均衡器的实现

无限冲激响应滤波器(IIR)不象有限冲激响应滤波器(FIR)那样总是稳定收敛的,因此IIR滤波器一般不能单独作均衡器使用,必须和FIR滤波器一起使用。通常在IIR的反馈回路中加判决电路,构成判决反馈均衡器(DFE)。计算机仿真告诉我们,在既有前馈部分又有反馈部分的滤波器中,如果反馈部分的长度小于前馈部分,则性能不好。美国大联盟方案(GA)中,均衡器前馈部分为64节,反馈部分为192节。限于我们的条件,用数字信号处理器(DSP)和横向滤波器(L64240)实现。用两片横向滤波器(L64240),前馈滤波部分31级长,反馈滤波部分96级长。

对于这样一个DFE均衡器,数字信号处理器(DSP)部分与FIR均衡器没有区别。选取同步信号给数字信号处理器(DSP)作自适应滤波,得到的系数提供给横向滤波器(L64240)。而横向滤波器(L64240)级联构成长的滤波器,则本来是为FIR设计的,构成IIR时有些问题。

IIR滤波器有判决反馈的操作,即滤波器的输出要反馈回滤波器的输入端。横向滤波器(L64240)使用并行流水的操作,输出信号有时延,一片横向滤波器(L64240)信号从输入到输出有3个时钟周期的时延,两片横向滤波器(L64240)级联则有4个时钟周期的时延。这样一来,IIR滤波器的问题就是:两片横向滤波器(L64240)构成IIR时,滤波器的反馈端在4个时钟周期内得不到反馈信号,得到的反馈信号是4个时钟周期以前的。

将两片横向滤波器(L64240)级联构成的DFE型(判决反馈)的均衡器的电路如图7所示,其等效的滤波器原理结构如图8所示。经过长时间的分析和实际电路的调试、测试,我们最终发现,这个问题并不是很严重的问题。这个IIR的问题在于:其反馈部分的前4个节点系数为零,即b1=b2=b3=b4=0,(图8中该处是空白,没有乘、加电路)。这会降低滤波器的性能,但由于存在FIR,性能降低并不大。

根据美国GA方案HDTV功能样机测试结果,HDTV信道最坏情况为:

1.短时延(0.18μS)的付径最大幅度可达主径的-2dB(0.8倍)。

2.长时延(3.2μS)的付径最大幅度可达主径的-6dB(0.5倍)。    

3.绝大多数强的付径时延不超过10μS。

4.大幅度的付径,达主径的-10dB(0.3倍),在短的和长的时间间隔内存在。

5.时变的付径是常有的。可以测到快速变化的付径,其幅度和相位以约0.9Hz的周期变化。但其相位的变化不是360度,而是180度。

理论上,VSB接收机的门限信噪比为14.9dB,实际上,信噪比要达到16dB以上才能接收。信道失真和付径等对接收机的影响有时可以和高斯噪声一样分析。在这里我们认为,只要经过均衡之后信号和干扰的比S/NI达到一定值,均衡就成功了。考虑到VSB接收机的门限信噪比为16dB,S/NI>20dB足够了。计算机仿真表明,128节的FIR均衡器在时延3.2μS、幅度0.5和时延10μS、幅度0.3时S/NI还差一点,其余情况都能满足要求。而32级的FIR加96级的IIR则除了不能对付时延10μS的付径(96级IIR能对付的最大时延为7.2μS)外,其它情况均性能较好,能满足要求。而时延3.2μS、幅度0.5和时延10μS、幅度0.3的情况是信道的最坏情况,实际达到这种情况的概率很小。

付径信号0.9秒钟变化一周,而我们的数字信号处理器(DSP)+横向滤波器(L64240)的结构系数每20mS更新一次。电路实测表明:从零付径到最大付径或从最大付径到零付径,只要经过两个同步段,系数就完成了自适应的变化。即对信道的最大变化,只要40mS时间系统就可调整完毕。由于系统调整时间约为付径变化时间的十分之一,可以粗略地认为系统自适应速度跟得上信道变化速度。

总之,使用分离结构,可以极大地简化均衡器的硬件电路,使均衡器的硬件实现从不可能变成可能。理论分析、计算机仿真和实际电路测试表明,分离结构的均衡器性能与传统结构的完全数据自适应的均衡器基本一样好。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号