包式存储器,协处理器总线及其控制方法

摘要

集成协处理器包式DRAM中的存储区和协处理器区分别具有唯一的存储设备ID和协处理器ID。集成协处理器包式DRAM通过外部I/O端与单总线主控器型存储器/协处理器总线连接。总线主控器将请求包传输到存储器/协处理器总线,每个接收请求包的集成协处理器包式DRAM根据存储于集成协处理器包式DRAM中的存储器ID和协处理器ID验证请求包中的设备ID字段。