在程序存储器容量增加时能抑制能耗的微型计算机

摘要

一种包括了一个程序存储器且能够以高速和低速模式之一操作的微型计算机,当CPU被分别提供高速和低速时钟信号时可分别进行高速和低速操作。程序存储器包括高速和低速操作存储器。存储器控制器产生一个高速操作停止信号。时钟供给电路CPU提供高速和低速时钟信号之一。CPU包括一个操作模式设置寄存器,用于设置高速和低速模式之一作为操作模式信号(M)。对应于操作模式信号,时钟供给电路向CPU提供高速和低速时钟信号之一。

说明书

本发明涉及一种微型计算机，更具体地说是涉及一种用在诸如移动电话和数字摄像机等移动装置中的操作速度可变类型的微型计算机。

近几年中，一种操作速度可变的微型计算机被广泛地应用于各种各样的移动装置，诸如移动电话和数字摄像机中。随着此类移动装置功能的不断改进，此种微型计算机的功能也需要进行改进。目前，操作频率被增加到现有技术的十倍数量级。如果一个高速操作被连续地进行，能量消耗是如此之大以致于电池的寿命被大大缩短。由此导致该移动装置的商业价值的降低。正如该技术中所熟知地，含有CMOS(互补型金属氧化物半导体)的逻辑电路部分的能量消耗是与操作频率成正比地增加的。这意味着可以通过一个低速的操作来抑制能量消耗。考虑到该因素，为降低能量消耗引入了一种在32KHz数量级的低速操作模式。由此使得待机期间的能量消耗被降低了。

例如，在移动电话中，一旦通话开始便进行高速操作诸如语音转换和通信处理，而在待机期间进行的是低速操作诸如时钟功能和按键输入功能。一般地，待机期间比高速操作阶段要显著地长。因此，移动装置的连续可用持续时间可以被延长，由此提高了其商业价值。

另一方面，微型计算机将一个模拟电路如一个读出放大器用作一个存储器读出电路，其中高速操作是通过连续的电流流动来实现的。使用所包含的这样的模拟电路，即使在低速操作期间也会有连续电流。因此，在低速操作期间不能将能量消耗降低。所以，从能量消耗的角度看便产生了一个问题。

作为一种解决上述问题的途径，日本未审查专利(JP-A)No.7296/1990(参考文献1)公开了一种被包含在常规微型计算机中旨在减少只读存储器的能量消耗的存储器电路。在高速操作期间，通过使用一个电流—读出放大器进行高速读取操作，尽管需要一条连续电流通路，该电流—读出放大器能够在内部高速操作，在低速操作期间，尽管操作速度很低但通过使用没有连续电流通路的动态读出电路实现了低能耗。

图1以框图形式显示了参考文献1中所公开的包含在常规微型计算机中的存储器电路。所示的存储器电路包括ROM单元M3和M5，每个均包含一个N沟道型MOS晶体管，和一个电流—读出放大器101。电流—读出放大器101包括N沟道型MOS晶体管N12和N9，P沟道型MOS晶体管P7和P8，和一个用来将作为晶体管N9和P8的漏极的一个共用连接点的节点X10的电势反相以产生一个数据信号DI的反相器I11。

存储器电路另外还包括N沟道型MOS晶体管N13、N15和N16，其每个均构成一个开关电路，P沟道型MOS晶体管P14、P17、P21、P22和P28，与(AND)电路A29和A30。与(AND)电路A29和A30的第一输入分别被连接到地址线A1和A2，A29和A30的第二输入被共同连接到一个或(OR)电路O27的一个输出，A29和A30的输出分别被连接到晶体管M3和M5的栅极。

异或(NOR)电路O23的第一输入被连接到一条数据线D4，第二输入由一个反相的控制信号BCS提供，其输出被连接到晶体管N12的栅极。异或(NOR)电路O24第一输入被连接到晶体管N16的漏极，第二输入由反相后的控制信号BCS提供，其输出被连接到晶体管N16的栅极。

反相器I25将控制信号CS反相以产生反相后的控制信号BCS。或(OR)电路O27计算预充电信号和控制信号CS的逻辑和。选择电路S26计算数据线D4上的数据信号DS和反相后的控制信号BCS的逻辑积与数据信号DI和控制信号CS构成的另一个逻辑积之逻辑和以产生输出信号RO。

下面将参照图1说明其工作原理。首先，当控制信号CS为H(高)电平时，晶体管P21和P22被置于截止状态，“或(OR)”电路O27产生一个H(高)电平的输出。因此，与(AND)电路A29和A30均按原样输出每条地址线A1和A2上的信息，而晶体管P28被置于截止状态。另一方面，选择电路S26响应于H(高)电平的控制信号CS选择性地输出反相器I11的一个输出，即放大器101的一个输出。

接下来，当控制信号CS为L(低)电平时，反相的控制信号BCS为H(高)电平。因此，异或(NOR)电路O23和O24产生L(低)电平的输出，晶体管N12和N16变为截止状态以切断流经晶体管N12和N13和晶体管P17的连续电流通路。另一方面，晶体管P21和P22变为导通状态以将H(高)电平输送到晶体管P8和P14的栅极，使得晶体管P8和P14被截止。其结果是，流经晶体管P14和N13和晶体管P8和N9的连续电流也被切断。另一方面，选择电路S26响应L(低)电平的控制信号CS选择性地输出数据DS作为动态读出电路102的一个输出。如果预充电信号为L(低)电平，则与(AND)电路A29和A30均产生一个L(低)电平的输出。因此，ROM单元M3和M5被置于截止状态。在此期间，选择电路S26输出预充电的数据线D4上的数据，即H(高)电平。接着，如果预充电信号变为H(高)电平，晶体管P28被截止。如果地址线A1为H(高)电平，与(AND)电路A29产生一个H(高)电平的输出。然而，由于ROM单元M3的漏极没有被连到数据线D4，数据线D4保持预充电的H(高)电平作为存储数据并将其输出。

如上所述，在常规微型计算机所包含的存储器单元中，当需要进行高速操作如20MHz频率的操作时，控制信号CS被设为H(高)电平。因此，一个使用电流—读出放大器101的高速读出电路被用作存储器读出电路以从存储了将被执行的程序的存储器中高速读取数据。

如果需要在一个如32KHz频率的低速操作中进行一个低能耗操作，控制信号CS被设为L(低)电平以将读出电路切换到从内存中读取将被执行的程序的动态读出电路102。动态读出电路102实质上等价于从图1所示的存储器电路中移走电流—读出放大器101所形成的部分。考虑到存储器的能量消耗，响应控制信号CS将供给到消耗巨大电能的放大器101的电源停止。因此，动态读出电路102只需要相当于位线的充电/放电电流的电流消耗。因此，在低速操作中可以实现低能耗操作。

随着移动装置功能上的改进而来的微型计算机功能上的改进，现在操作频率已增加到现有技术的10倍的数量级。如果高速操作连续地进行，电池的寿命由于巨大的能量消耗被大大缩短，导致移动装置的商业价值的降低。考虑到上面的因素，如上文中所说明，引入了在32KHz数量级的低速操作模式以减少能量消耗。由此，在待机阶段的能量消耗被减少了。

除此之外，使用作为一种高级语言的C语言的程序设计和移动装置在功能上的增加导致了近来程序长度的增加。为了应付这个问题，包含在微型计算机中的存储器(ROM)的大小被增加到现有技术的10倍。在此情况下，即使用于程序存储存储器的读出电路在高速操作和低速操作中分别是由电流—读出放大器和动态读出电路来实现的，由于较大的存储器容量也使得在低速操作期间的能量消耗比现有技术的大。

即使在低速操作中能量消耗也会增加的原因将在下面进行说明。

考虑充电和放电，每条位线的电流消耗IB由下式给出：

IB＝f(操作频率KHz)·C(负载电容PF)·V×2

在一个实际的先进微型计算机中，一条指令代码是以等于一个字长的每32位(4字节)读取的。因此假定将被充电和放电的数据线的数目平均等于16。

在一个具有几十K字节的小存储器容量的ROM中，每条数据线的负载电容大约为5pF。假设在低能耗操作期间的操作频率大约为32KHz，操作电压等于3V，则电流消耗IBS为：

IBS＝32×5×3×16(数据线数)×2

   ＝大约15μA

然而，如上所述近年来ROM的大小被增加了。例如，在一个典型的具有几百字节大小的最新ROM中，每条数据线的负载电容大约为20pF。在此情况中，电流消耗IBL为：

IBL＝32×20×3×16×2＝大约61μA

即使读出装置与常规微型计算机所采用的相类似，电流消耗最少也等于大约61μA，其相当于现有技术的四倍。

上述的常规微型计算机具有一种结构，即程序存储存储器的整个范围即使在对应于低能量消耗的低速操作期间也能够被存取。因此，随着由于功能增加而导致的程序存储存储器容量的增加，对应于存储器存取中充电/放电电流的电流消耗将增加而变得不可忽视。

本发明的一个目的是提供一种即使在程序存储存储器的容量随着功能的增加而增加的情况下也能够抑制电流消耗增加的微型计算机。

本发明的其他目的将在接下来的说明中被阐明。

一种适用本发明的微型计算机包括一个用于存储一个程序的程序存储器，一个能够以高速和低速模式之一的模式进行操作的中央处理单元，当分别被提供高速和低速时钟信号时其分别进行高速和低速操作。一个用于当中央处理单元以高速和低速模式之一的模式操作时向中央处理单元提供对应于高速和低速模式之一的高速和低速时钟信号之一的操作时钟供给电路。中央处理单元包括一个用来产生用于从存储器电路中读取程序的一个程序地址的程序计数器和一个用来设置高速和低速模式中的不同模式以产生一个表示高速和低速模式中的一种模式的操作模式信号的操作模式设置寄存器。操作时钟供给电路被连接到操作模式设置寄存器，用以当操作模式信号表示了高速和低速模式中的一种模式时向中央处理单元提供高速和低速时钟信号中的一种时钟信号。

根据本发明，程序存储器包括一个高速操作存储器，其用来存储一个由程序地址的第一预定地址范围所读取并被传送到中央处理单元以使中央处理单元进行高速操作的高速模式程序；一个低速操作存储器，其用来存储一个由程序地址的第二预定地址范围所读取并被传送到中央处理单元以使中央处理单元进行低速操作的低速模式程序。微型计算机另外还包括用来产生用于当中央处理单元进行低速操作时停止高速操作存储器的操作的高速操作停止信号的存储器操作控制装置。

图1为一种常规微型计算机的存储器电路的电路图；

图2为根据本发明的第一实施例的一种微型计算机的方框图：

图3为图2所示的微型计算机的高速和低速ROM的存储器映象图；

图4所示为图2所示的微型计算机的操作的一个例子的流程图；

图5为图2所示的微型计算机的读取电路的一个例子的电路图；

图6为根据本发明的第二实施例的微型计算机的方框图；

图7所示为图6所示的微型计算机的操作的一个例子的流程图：

图8为根据本发明的第三实施例的微型计算机的方框图；

图9所示为图8所示的微型计算机的操作一个例子的流程图；及

图10所示为图8所示的微型计算机的RAM的一个例子的电路图；

参照图2，根据本发明的第一实施例的微型计算机包括一个用于存储一个程序的存储器电路1，一个CPU2，一个用于产生一个操作请求信号E的存储器控制器3和一个用来根据操作模式设置信号M选择外部时钟CKL(32KHz)和CKH(20MHz)中的一个作为操作时钟CK提供到CPU2的操作速度控制电路4。

存储器电路1包括一个用于使用图1的作为读出电路的电流—读出放大器101进行高速操作的高速ROM 11(如后面的图5所示)和一个使用动态读出电路102(实际上等价于将电流—读出放大器101从图1的存储器电路中移走所形成的部分)进行低速操作的低速ROM 12。

CPU 2包括一个程序计数器21和一个用于设置高速或低速模式之一以产生操作模式设置信号M的操作模式设置寄存器22。

参照图3，其简要地显示了存储器电路1的一个存储器映象示例，存储器电路1的存储容量为128K字节。地址10000(H)到18000(H)对应于高速ROM 11，而地址18000(H)到20000(H)对应于低速ROM 12，其中(H)表示十六进制数系统。

现在将参照图2和3对本实施例的操作进行说明。首先，CPU 2中的程序计数器21传送一条指令将地址A读取到存储器电路1的高速ROM 11和低速ROM 12中，参考上面提到的地址A的值，高速ROM 11和低速ROM 12向CPU 2提供一条程序代码作为指令数据D。存储器控制器3监控上面所提到的地址A的值并根据地址A的值判断是高速操作或低能耗操作。当存储器控制器3判定是高速操作时，存储器控制器3传送一个H电平(即，高电平)的操作请求信号E到高速ROM 11。当存储器控制器3判定是低能耗操作时，存储器控制器3传送一个L电平(即，低电平)的操作请求信号E到高速ROM 11。参考由CPU 2中的操作模式设置寄存器22所产生的操作模式设置信号M的值，操作速度设置电路4将32KHz的外部时钟CKL切换到20MHz的外部时钟CKH，反之亦然，并将其中的任一个作为操作时钟CK传送到CPU 2。

另外参照图4，其显示了此实施例的操作的一个流程图，高速ROM11被用于高速操作中(步骤S1)。程序从地址00000(H)到18000(H)中被读取出来并执行预定的处理。接着，如果操作从高速操作变为低能耗操作，则0被写入操作模式设置寄存器22中以使操作模式设置信号M具有L电平，使得操作频率(即时钟CK的频率)从20MHz变为32KHz(步骤S2)。随后，移到对应于低速ROM 12的ROM地址从18000(H)到20000(H)(步骤S3)。在此情况中，一直监控着地址A的值的存储器控制器3，判断到低能耗操作模式转换的出现并向高速ROM 11提供L电平的操作请求信号E。结果，到高速ROM 11的电流供给被停止。

接着，在低能耗操作期间，存储在ROM的18000(H)及其后地址中的程序被读取出来并执行操作(步骤S4，S5)。如果操作从低能耗操作变为高速操作，则切换到对应于高速ROM 11的00000(H)到18000(H)范围的ROM地址(步骤S6)。在切换之后，存储器控制器3判断出高速操作模式并向高速ROM 11提供具有H电平的操作请求信号E。随后，到高速ROM 11的电流供给被重新施加。在发散(divergence)之后，1被写入操作模式设置寄存器22中以将操作频率(即时钟CK的频率)从32KHz改变为20MHz。随后，高速操作被启动(步骤S8)。

接下来参照图5，其中所示为存储器电路1的高速ROM 11，图中与图1所示的同样的字符/数字对应着相同的组件。高速ROM 11包括与现有技术相同的组件，即：ROM单元M3和M5，电流—读出放大器101，晶体管N13，N15，N16，P14，P17，P21和P22，“异或(NOR)”电路O24，和反相器I25。由于不再需要动态读出电路，所以选择电路S26(图1)被省略。由于不再需要预充电信号，“或(OR)”电路O27(图1)，“与(AND)”电路A29和A30(图1)，和晶体管P28(图1)也被省略了。

在图5中，将对其操作进行说明。如果高速ROM被使用，则H电平的操作请求信号E被供给到高速ROM 11。在此情况中，“异或(NOR)”电路O23和O24通过反相器I25连在一起作为反相器以操作读出放大器101。因此，ROM单元M3和M5的状态可以被读取。

接着，如果高速ROM 11被停止工作以抑制电流消耗，L电平的操作请求信号E被供给到高速ROM 11。响应L电平的操作请求信号E，晶体管P21和P22变为导通状态。因此，节点X6和X18被赋予H电平，使得晶体管P7，P8，P14和P17切断了到节点X10和X19的电流供给。另一方面，反相器I25传送一个H电平的输出使得“异或(NOR)”电路O23和O24结束作为反相器的操作。其结果是，到电流—读出放大器101的电流供给被切断，使得高速ROM 11的读出放大器101的电流消耗等于0。

总结图2，一种微型计算机包括一个用于存储程序的程序存储器，一个能够以高速和低速之一的模式进行操作的中央处理单元(2)，当中央处理单元被分别提供给高速和低速时钟信号(CKH和CKL)时，其分别进行高速和低速操作，和一个操作时钟供给电路(4)，用于当中央处理单元以高速和低速的模式之一操作时，向中央处理单元提供对应于高速或低速模式之一的高速或低速时钟信号之一。

中央处理单元包括一个用来产生用于从存储器中读取程序的一个程序地址的程序计数器(21)和一个用来设置高速或低速模式之一以产生一个表示高速或低速模式之一的操作模式信号(M)的操作模式设置寄存器(22)。操作时钟供给电路被连接到操作模式设置寄存器，用以当操作模式信号表示了高速或低速模式之一时向中央处理单元提供高速或低速时钟信号之一。

程序存储器包括一个高速操作存储器(11)，用于存储一个由程序地址的第一预定地址范围(图3中的00000(H)-18000(H))所读取并被传送到中央处理单元以使中央处理单元进行高速操作的高速模式程序，和一个低速操作存储器(12)，用于存储一个由程序地址的第二预定地址范围(图3中的18000(H)-20000(H))所读取并被传送到中央处理单元以使中央处理单元进行低速操作的低速模式程序。

微型计算机还包括一个被连接到程序计数器的存储器控制器(3)，其用于当存储器控制器检测到程序地址的第二预定地址范围时产生一个用于停止高速操作存储器的操作的高速操作停止信号。当存储器控制器检测到程序地址的第一预定地址范围时，存储器控制器另外还产生一个用于停止低速操作存储器的操作的低速操作停止信号。

图5中，高速操作存储器是一个高速操作ROM(只读存储器)(11)，其包括用于存储高速模式程序的ROM单元(M3，M5)和一个被用作从ROM单元中读取高速模式程序时的读出电路的电流—读出放大器读出电路(101)。

图2中，低速操作存储器是一个低能耗ROM(12)，其包括用于存储低速模式程序的不同ROM单元(图1中的M3，M5)和一个能耗低于高速操作ROM的位线充电/放电类型的低能耗读出电路(图1中的102)。低能耗读出电路在从不同ROM单元中读取低速模式程序时被用作另一个读出电路。

接下来参考图6，其以框图形式显示的本发明的第二实施例，其中用同样的字符/数字表示与那些与图2所示的组件相同的组件，图6所示的本实施例与图2所示的第一实施例的不同之处在于CPU 2被一个CPU2A所代替，CPU 2A另外包括一个存储器控制寄存器23，用于产生由一条程序指令所写的与H或L电平的任一个对应的操作请求信号E，存储器控制器3(如图2)被去掉了。存储器控制寄存器23包括一个触发器或诸如此类的器件。

下面参照图6及图7所示的本实施例的处理流程图对本实施例的工作原理进行说明。这里，高速ROM 11的工作及停止不再是由存储器控制器3通过地址监控来进行控制了。取而代之的是，工作及停止是通过根据来自CPU 2A的指令执行程序及将H或L的任一个写入存储器控制寄存器23中来控制的。在本实施例中，到高速ROM 11的电流供给是根据存储器控制寄存器23的内容来进行控制的。这使得控制与高速ROM 11的ROM地址无关。

首先，如果操作从高速操作(步骤S1)改变为低能耗操作，则0被写入操作模式设置寄存器22中以将操作频率从20MHz改变为32KHz(步骤S2)。接着，切换到低速ROM(步骤S3)。其后，0被写入存储器控制寄存器23中(步骤S31)。这样，L电平的操作请求信号E被传送到高速ROM 11使得到高速ROM 11的电流供给被停止，低能耗操作被启动(步骤S4和S5)。

接着，当操作从低能耗操作改变为高速操作时，1被写入存储器控制寄存器23中(步骤S51)。操作请求信号E被赋予H电平，到高速ROM11的电流供给被重新启动使得高速ROM 11再次开始其操作。在到高速ROM的切换完成之后(步骤S6)，1被写入操作模式设置寄存器22中以将操作频率从32KHz改变为20MHz(步骤S7)。随后，高速操作开始(步骤S8)。

总结图6，存储器控制寄存器(23)能够作为一个包含在中央处理单元(2A)中的存储器控制单元进行操作，其用于当中央处理单元进行低速操作时产生用来停止高速操作存储器操作的高速操作停止信号。

当中央处理单元进行高速操作时，存储器控制单元另外还产生一个用于停止低速操作存储器操作的低速操作停止信号。

接下来参见图8以框图形式所示的本发明的第三实施例，其中用同样的字符/数字对应于那些与图6所示的组件相同的组件，图8所示的本实施例与图6所示的第二实施例的不同之处在于图6的低速ROM 12被一个能够通过诸如动态操作读取数据的低能耗随机存取存储器(RAM)5和一个用于存储所需程序的外部ROM 6所代替。

下面参照图8及图9所示的本实施例的处理流程图对本实施例的工作原理进行说明。如果操作从高速操作(步骤S1)改变为低能耗操作，低能耗操作所需的程序从外部ROM 6被传送到RAM 5(步骤S11)。在此情况中，在低能耗操作所需的程序可以从高速ROM 11传送到RAM 5中。在完成了程序传送后(步骤S12)，0被写入操作模式设置寄存器22(步骤S2)中以将操作频率从20MHz改变为32KHz。随后，切换到RAM 5(步骤S3)。0被写入存储器控制寄存器23(步骤S31)以停止高速ROM 11的操作并进行低能耗操作(步骤S4，S5)。

接着，当操作从低能耗操作改变为高速操作时，1被写入存储器控制寄存器23中(步骤S51)以重新启动高速ROM 11的操作。在高速ROM11开始操作之后，切换到高速ROM 11(步骤S6)。1被写入存储器控制寄存器23中以将操作频率从32KHz改变为20MHz(步骤S7)。随后，高速操作开始(步骤S8)。

接下来参见图10所示的低能耗RAM 5的电路图，RAM 5包括RAM单元MA51和MA52，一个写电路51，一个读电路52，P沟道型晶体管P56，P57和P58，N沟道型晶体管N59，N60，N63和N64，一个反相器I78，一个“或(OR)”电路O73，和“与(AND)”电路A71和A72。

下面对其工作原理进行说明。为了将程序传送到RAM 5，程序的数据D从一条写数据线W被输送给写电路51。在输送完毕之后，CPU2将R/W信号线WR设置为L电平。通过反相器I78，写电路51中的同步反相器I67和I68开始操作以将输入数据D及其反相数据DB分别传送到线Q和线QB。由此，数据被存储进由地址线A1和A2所选中的RAM单元MA51和MA52中的一个。

为了从RAM 5中读出所存储的数据，R/W信号线WR被设置为H电平。在此情况中，“或(OR)”电路O73通过反相器I78产生一个时钟CP。当时钟CP具有L电平时，线Q和QB通过晶体管P56，P57和P58被预充电。当时钟CP具有H电平时，预充电结束。所选择的RAM单元MA51和MA52中的一个由地址线A1和A2选中。RAM单元MA51和MA52所保存的值及其反相值被分别输送到线Q和QB。线Q和QB被连接到读电路52，RAM单元MA51和MA52的值被锁存并通过读数据线R被输出。读电路52是动态读出类型，因此比高速读出操作中所使用的电流—读出放大器的电流消耗要少。

正如以上所说明的，现有技术中在存储器容量为几百K字节数量级的情况下即使在低速低能耗操作中，存储器的能量消耗也大约等于61μA。

而根据本发明，程序存储器被划分使得在低速操作如待机期间，只有存储了相应程序的低速操作存储器ROM被单独使用以执行程序。在此阶段，到高速操作存储器ROM的高能耗的电流供给被停止。采用这种结构，在低能耗操作期间，几十K字节的存储器容量就已足够。因此，即使程序的总长度增加了，存储器的能量消耗也可以被抑制到大约15μA或更少。换句话说，即使程序的总长度增加了，低能耗的操作也是可能的。

总结图8和图10，低速操作存储器是一个低能耗RAM(随机存取存储器)(5)，其包括RAM单元(MA51，MA52)的和一个位线充电/放电类型与高速操作ROM(11)相比能耗要低的低能耗读出电路(52)。在从RAM单元读取低速模式程序时，低能耗读出电路被用作一个读出电路。

如上所述，在根据本发明的微型计算机中，程序存储器包括存储了高速模式程序的高速操作存储器，存储了低速模式程序并在第二操作地址范围读取的低速操作存储器，和用于一旦进行低速操作便产生高速操作停止信号的存储器操作控制装置。因此，在低速操作如待机期间，低速操作存储器ROM被单独使用来执行程序。在此期间，到高速操作存储器ROM的电流供给被停止。由此，即使程序的总长度增加了，低能耗操作也是可能的。