在微处理器和存储器之间进行数据接口的方法

摘要

一种在一个微处理器和存储器之间进行数据接口的方法，其中该微处理器访问临时存储在存储器中的数据，该微处理器根据一个中断信号控制一个读取时间以产生一个传输请求信号，根据该传输请求信号读取该数据，当一个预定数量的数据被存储在存储器中时产生该中断信号。

说明书

本发明涉及数据传输，和特别地涉及根据一个微处理器和两个存储器对一个数据扇段中的数据的读/写的接口进行更换的一种方法。

一个数字视盘，即一个数字运动图象盘媒体，是存储运动图象专家组2(MPEG2)图象超过2小时的下一代高质量多媒体存储装置。为了在一个用于再生存储在数字视盘中的数据的解码器中将数据解调为一个原始信号，读取数据并将其临时存储在存储器中。这里，一个用于控制解码器的微处理器读取进行存储器访问所需的数据。当微处理器读取存储在存储器中的所有数据时，其读取时间应据相应情况调整。此外，存储器必须无损失地交替读和写数据。

本发明的一个目的是提供在一个微处理器和存储器模式之间进行数据接口的一种方法，其中当一个预定数量的数据被写入在交替执行写和读模式的两个存储器中的写模式存储器时，写模式存储器被转换到读模式存储器，以由此将数据输出到微处理器上。

本发明的另一个目的是提供在一个微处理器和存储器之间进行数据接口的一种方法，其中当一个预定数量的数据被写入存储器时，该微处理器通过一个中断控制读取时间。

为了实现本发明的目的，提供了在一个微处理器和存储器之间进行数据接口的方法，其中该微处理器访问临时存储在存储器中的数据，该微处理器根据一个中断信号控制一个读取时间以产生一个传输请求信号，根据该传输请求信号读取该数据，当一个预定数量的数据被存储在存储器中时产生该中断信号。

通过参照如下的连同附图的详细描述，本发明及其许多附带优点将会非常明显也将变得更好理解，图中同样的参考符号表示相同或类似的元件，其中：

图1是根据本发明的一个微处理器和存储器的一个系统框图；和

图2是根据本发明的一个优先实施例的在一个微处理器和存储器之间的数据接口的时序图。

下面对本发明的优先实施例进行详细的说明，其例子在附图中示出。为了明确起见，所有图中的元件的参考符号一致。

图1是根据本发明的一个微处理器和存储器的一个系统框图。图1中，一个数据总线115被连接到诸如解调器、误差校正部分和解密器的几个用于再生数据的装置。为了从数据总线将数据存取到一个存储器，连接到数据总线115的一个数据传输控制器113选取一个地址和数据总线115，并产生各种控制信号以将数据真实地读出/写到存储器。通过这样做，在数据传输控制器113的控制下，为了处理从一个数字视盘再生的数据，该存储器临时存储数据总线115的数据。这里，存储器包括被设定到当前存储器选择情况的写模式和读模式存储器。就是说，当一个第一存储器111处于写模式时，一个第二存储器112处于读模式。一个微处理器114通过数据传输控制器113访问来自第一和第二存储器111和112的待读取数据。

当数据总线115的数据被存储在该写模式存储器时，数据传输控制器113校验该数据量。此时，如果数据量变成一个2048个字节的数据扇段时，数据传输控制器113向微处理器114输出一个中断信号。微处理器114根据该中断信号鉴别其是否能读取数据，并将一触发的传输请求信号输出到数据传输控制器113。为了将写模式存储器变换成读模式存储器，或将读模式存储器变换成写模式存储器，数据传输控制器113根据该传输请求信号分别向第一和第二存储器111和112输出写和读信号。然后，根据该读信号将写模式存储器变换成读模式存储器以使一个数据扇段的数据向数据传输控制器113输出，并根据该写信号将读模式存储器变换成写模式存储器以存储数据总线115的数据。

图2是根据本发明的一个预定实施例的在一个微处理器和存储器之间的数据接口的时序图。参考图1和图2，在P1点，该传输请求信号从微处理器输出至数据传输控制器113。然后，根据数据传输控制器113，一个存储器选择信号变成一个“高”电平，数据传输控制器113向第一存储器111和第二存储器112分别输出一个第一读信号和第二写信号。通过这样做，数据传输控制器113在d1期间访问存储在第一存储器111的数据的一个数据扇段并将其向微处理器114输出。这里，微处理器114输出传送到微处理器114的数据的地址。

此外，数据传输控制器113在W1期间将数据总线的数据写入第二存储器112。此时，从数据传输控制器113输出存储数据的一个区域的地址。将数据总线115的数据写入第二存储器112的信号周期比微处理器114的读信号周期短。因此，写操作在微处理器114读完所有数据之前完成。

数据传输控制器113确定写入第二存储器112的数据量是否对应于一个数据扇段，如果对应，就向微处理器产生中断。根据传输请求信号未触发处的上升沿，该中断信号变成一个未触发的“高”电平。在来自微处理器114的该传输请求信号被触发前，在T1期间不产生读信号和地址。这是为了保护存储数据和传输2049字节的数据。在T1期间，该微处理器执行所需的操作。

该传输请求信号通过微处理器114在P2点变成一个触发的“低”电平。然后，存储器选择信号的该“高”电平变成一个“低”电平。通过这样做，数据传输控制器113输出一个第一写信号以便将第一存储器111从读模式变换成写模式，并输出一个第二写信号以便将第二存储器112从写模式变换成读模式。在数据传输控制器113的控制下，处于该读模式的第二存储器112通过数据传输控制器113向微处理器114输出在d1期间所存储数据的一个数据扇段。在该数据传输控制器113的控制下，处于写模式的第一存储器111存储数据总线115的数据。

当存储在第一存储器111的数据量对应于一个数据扇段时，数据传输控制器113产生一个“低”电平的中断信号，并且来自微处理器114的该传输请求信号变成一个未触发的“高”电平状态。微处理器114在T2期间控制数据的该读取时间，并在P3点输出一个“低”电平的传输请求信号。存储器选择信号、存储器地址发生器和操作模式之间的关系如下表所示。

    地址产生部分    和操作模式    “高”电平  存储器选择信号    “低”电平  存储器选择信号第一存储器地址产生部分    微处理器  数据传输控制器第一存储器操作模式    读    写第二存储器地址产生部分  数据传输控制器    微处理器第二存储器操作模式    写    读当产生一个未触发的“高”电平的该传输请求信号时，微处理器114执行所需的操作。另一方面，当该传输请求信号变成一个“低”电平时，微处理器114只执行读数据操作。如上所述，当存储在写模式存储器中的数据量对应于一个数据扇段时，将该中断施加到微处理器114，并且微处理器114根据该中断控制该读取时间。通过这样做，可以读出一个数据扇段的数据量。此外，由于第一和第二存储器111和112交替工作在写模式和读模式，可以无损失地存储数据，降低差错。在前述的本发明的实施例中，以数字视盘为例进行了说明。然而，本发明可以应用到用于一个微处理器和存储器的读取数据的接口。

因此，应当了解的是，本发明不局限于这里所公开的试图作为执行本发明的最佳模式的具体实施例，除非在附加的权利要求书中限定，本发明不局限于在说明书描述的特定实施例。