公开/公告号CN1147740A
专利类型发明专利
公开/公告日1997-04-16
原文格式PDF
申请/专利权人 英业达股份有限公司;
申请/专利号CN96111377.4
申请日1996-09-05
分类号H04M3/22;
代理机构上海专利商标事务所;
代理人陈亮
地址 台湾省台北市士林区后港街66号
入库时间 2023-12-17 12:56:30
法律状态公告日
法律状态信息
法律状态
2011-11-23
未缴年费专利权终止 IPC(主分类):H04M3/22 授权公告日:20010228 终止日期:20100905 申请日:19960905
专利权的终止
2001-02-28
授权
授权
1997-04-16
公开
公开
1997-03-26
实质审查请求的生效
实质审查请求的生效
本发明为一种使用数字信号处理器(DSP)检测各种电话信号以及进行数据通讯的芯片。
按,目前电话机中进行电话信号检测的装置均系藉由滤波器技术所实现,该种技术的缺陷是对于每个频率皆需设计一个专门的滤波器,故其在硬件设备上的设计及制作成本相当高,即使利用数字信号处理器或利用软件模拟,其程序亦颇为复杂,难以进行扩展,且在一般情况下,亦无法符合数据通讯的需求。
本发明的目的是解决传统电话机中进行电话信号检测的装置在技术上难以扩展及无法满足数据通讯的缺陷,使所提供的集合型芯片,在无须进行任何扩充的情况下,就能够轻易地扩展识别信号的种类。
图1为本发明硬件架构示意图;
图2为本发明抗杂讯滤波器的阻带/通带衰减特性示意图;
图3为本发明数字信号处理器(DSP)的逻辑线路方块示意图;
图4为本发明一实施例的硬件架构示意图;
图5为本发明一实施例的数字信号处理器(DSP)的逻辑线路方块示意图。
本发明的硬件架构,参阅图1所示,主要是由抗杂讯滤波器1、模数转换器(A/D)2、数字信号处理器(DSP)3、数据输入存储器4、信号输出编码器5以及只读存储器(ROM)6和随机存取存储器(RAM)7等七部分所组成,其中该抗杂讯滤波器1经由模数转换器(A/D)2而与数字信号处理器(DSP)3相连接,其它数据输入存储器4、信号输出编码器5、只读存储器(ROM)6及随机存取存储器(RAM)7则分别与该数字信号处理器(DSP)3相连接。
本发明的抗杂讯滤波器1主要在进行模数转换之前,将低于一半抽样频率的频率滤除。由于,电话网路的典型频带为300-700Hz,而电话网路上的信号一般最高不超过300Hz,所以,该晶片使用的抽样频率定为6400Hz,此即要求抗杂讯滤波器滤去3200Hz以上的信号,抗杂讯滤波器的特性如图2所示,其阻带应比通带衰减至少40DB以上。如果,所采用的模数转换器2具有抗杂讯的功能,则该部分电路即可省略。
本发明的模数转换器(A/D)2是将模拟信号转换为数字信号,此乃因本发明的芯片的核心系使用数字方法进行信号处理。所以,必须通过模数转换器2将模拟信号转换为数字信号处理器所能识别的数字信号。此外,由于电话线上的信号幅度有很大的动态范围,往往在40db以上,其模数转换器的转换范围亦应大于40db,故经其转换后的量化(Quantitative)比系数应该大干14bit。
本发明的数字信号处理器(DSP)3系本芯片的核心部分,意即全部的信号处理和其它必要的数字处理都经由该数字信号处理器3进行,当运作开始时,先将只读存储器6中的指令代码载入高速随机存取存储器7中,然后再通过数字信号处理器3进行必要的数字处理。
本发明的数据输入储存器4系将输入数据储存在储存器中,以确定被测信号的种类,信号输出编码器5则系将信号经过编码后输出,只读存储器6系采用32K*16的只读存储器,而随机存取存储器7则系采用32K*16的高速随机存取存储器。
参阅图3所示,图3为该数字信号处理器(DSP)3的逻辑线路方块图,首先,数据输入单元8系数字信号处理器(DSP)3接受从模数转换器(A/D)2的数字信号时,根据最近10ms内数据的大小,找到最大值,作为归一化(Normalize)常数,并将数据做对应的放大后,传送至离散傅里叶变换(DFT)单元9。
该离散傅里叶变换(DFT)单元9有别于其它电话信号检测器的主要特点是,可藉由通过计算信号的离散傅里叶变换,以了解信号在整个频率域上的分布情况。由于,该单元系对整个频带的分析,所以,可轻易地进行扩展,而不需要额外的成本。该离散傅里叶变换(DFT)单元9的计算方法,系使用256点快速傅里叶变换(FFT)。由于,本发明的芯片可采用6400Hz的抽样率,因此,经由256点快速傅里叶变换(FFT)计算所得到的频域精度为6400/256=25Hz。此外,在计算离散傅里叶变换(DFT)时,如果计算的点数越多,则得到的频率域参数的精度(频率分辨率)愈高,但同时计算量也呈指数提高,计算时间也就愈长,其所得的频率分布即长时间的平均值,时间精度越低,电话线的信号的时间精度往往必需在10ms以上。所以,若本发明依所采用的数字信号处理器的计算速度,将芯片的时间精度设定在10ms,将离散傅里叶变换(DFT)的计算点数限制在256点,则在6400Hz的抽样率下,其频率精度(频率分辨率)为6400/256=25Hz。
俟经过前述离散傅里叶变换(DFT)的计算后,可得到完整的频率分布情况,经由检测单元10,观察所需要检测的频率的能量大小,可以确定该频率是否存在,该单元内设有一个门限值(Threshold),如果频率的能量高于该门限值,则可以认为该频率存在,反之,则认为该频率不存在,该门限值的确认作为检测的一个关键因素,该门限值须经由实验加以确定。另,由于电话网路上的信号往往系双音频,所以检测时,需要考虑两个频率,如两个频率都存在,则该信号存在,如有一个频率不存在,则该信号不存在。
该检测单元10并与一组计时单元11相连接,以针对信号进行时间计数,电话信号的时间特性系所表现在某一个(或多个)频率存在及消失的时间长度。根据前述经由离散傅里叶变换(DFT)计算后,分布在频率域上的信号输出,如果一个(或多个)频率存在,则该信号在10ms内存在,此时将信号所存在的计时单元增加1个单位,否则,将信号不存在的计时单元增加1个单位。若本发明的芯片是依离散傅里叶变换(DFT)方式采每10ms计算一次,则信号存在与否的时间精度为10ms。
这些计时单元11再分别与匹配单元12相连接,以将所传来的信号与标准信号模型进行匹配。电话网络上所有的信号都需符合特定的国家标准,故由前述计时单元11对信号进行时间计数的输出,所得到信号在时间域上的分布情况,可经此该匹配单元12而与国家标准模型进行匹配,如匹配的结果系落在允许范围之内,则认为某一种电话讯号被检测到,否则,则设有该信号。
然后,这些匹配单元12再与综合单元13相连接,使综合单元13综合各路信号的输出。故,本发明的晶片不仅能检测到存在的信号,且能依综合各路信号的判断结果,检测出这些信号何时结束,该综合单元13并输出检测到的相关信号的代码(包括结束代码),这些代码可由使用者自行定义,任何一路信号被检测到或结束,都会令该综合单元13输出相关代码,如果该信号结束,则会引起该单元13输出结束代码。
该综合单元13并与信号输出编码器5相连接,以通过该信号输出编码器5将所检测的信号予以输出。
又本发明的数据输入单元8,另与一过零率计算单元14相连接,以计算信号的过零率。一个正弦信号的特点,系在一个周期内过零两次,通过计算一个正弦信号的过零率N,就可以方便地得到其频率F=N/2,此种计算方法被使用在数据通讯中,移频拍发信号(frequency-shift keying,简称FSK)数据由两个频率的正弦信号组成,低频代表“1”,高频代表“0”。但第一时刻,只可能存在一个频率的正弦信号,藉由简单地由计算过零率,即可将两个频率区分开,从而达到区分“0”和“1”的目的。
该过零率计算单元14与时间计数单元15相连接,由于,FSK数据的特点是每个正弦信号存在的时间为某个最小值的整数倍。若本发明的芯片检测1200dps的FSK信号,则每个信号存在的最小时间1/1200=833us,再由过零率的结果分别对两个频率计算,则可得到它们在时间域上的分布情况,倘本发明的时间精度为采样率的时间间隔1/6400=156us,则每一段频率将由一串连续的“0”或“1”组成,每一段连续的“0”或“1”的个数至少有833/156>=5个。
最后,该时间计数单元15再与一逻辑判断部分16相连接,使本发明检测1200dbs的FSK信号时,依1200Hz表示逻辑“1”,2400Hz表示逻辑“0”,通过计算两个频率在时间域上的分布,将其转换成逻辑“0”和逻辑“1”,并从FSK信号的起始开始,每间隔1/1200=833us抽取一个逻辑值作为该段的逻辑值。按,本发明用以通讯的1200bpsFSK信号系采用一个起始位、8个数据位和一个停止位的格式,符号CCITT的标准。但,使用者也可自己定义数据的格式。
兹谨就本发明被应用于电话机中之一实施例,参阅图4和5所示,详细说明如下:
该实施例中设有具抗杂讯功能的模数转换器102,该模数据转换器102内设有抗杂讯滤波器,采用8阶椭圆低通滤波器,其阻带比通常衰减至少40db。
该实施例中的数字信号处理器(DSP)103,其时钟频率为40MHz,所有的信号处理和其它必要的处理均经由该处理器103所完成,数据输入存储器104储存输入数据,在确定被测信号的种类,信号输出编码器105是将信号经过编码后,将被检测信号予以输出,其只读存储器(ROM)106采用32K*16的只读存储器,其随机存取存储器(RAM)107则采用32K*16的高速随机存取存储器。运作开始时,先将只读存储器(ROM)106中的指令代码载入高速随机存取存储器(RAM)107中,然后再通过该数字信号处理器(DSP)103,进行必要的数字处理。
该实施例中数字信号处理器(DSP)103的数据输入单元108在接受从模数转换器传来的数字信号后,根据最近10ms内数据的大小,找出其最大值,作为归一化常数,并将数据做对应的放大,传送至离散傅里叶变换(DFT)单元109。
该离散傅里叶变换(DFT)单元109采用快速傅里叶变换(FFT)的计算方法。由于,快速傅里叶变换的运算法系针对复数进行,而实际信号均为实信号,即其虚部均为0。所以,可通过计算128点快速傅里叶变换,然后得到256的离散傅里叶变换的值,如此,可节省约一半左右的时间,同时,节省一半的存储空间,并将256点的实输入信号组成一组128点复信号,其实部为偶数点的实信号,其虚部为奇数点的实信号:
即:(U)i=X(2i)=jX(2i+1) i=0,1,…,127
计算 U(i)的离散傅里叶变换可以得到Ur(k),Ui(k),k=0,1,…,127
计算 U(k)=1/2〔Ur(k)+Ur(128-k)〕+1/2j〔Ui(K)-Ui(128-k)〕
W(k)=1/2〔Ui(k)+Ui(128-k)〕-1/2j〔Ur(k)-Ur(128-k)〕-2πj/(2N)K
X(k)=V(k)+W(k).e K=0,1,…,127
X(k)系输入实信号x(t)的离散傅里叶变换值,因为X(k)系对称的,所以,实际上仅需要前面或后面128点即足够。
本实施例计算离散傅里叶变换后,可得到完整的频率分布情况,经由检测单元110,观察所开心的频率系350Hz+440Hz、400Hz、450Hz、900Hz、1400Hz、1800Hz、2130Hz+2750Hz、440Hz+480Hz、480Hz+620Hz,分别计算350、400、440、450、480、620、900、1400、1800、2130、2750Hz的能量,将其与各自的门限值相比较,若较大,则表示该频率存在,若较小,则表示该频率不存在,若350Hz与440Hz、440与480Hz、480Hz与620Hz、2130Hz与2750Hz同时存在,则表示350Hz+440Hz、440Hz+480Hz、480Hz+620Hz、2130Hz+2750Hz等四对信号分别存在,否则,则不存在,各个频率的门限值需经由实验确定。
该实施例中计时单元11系针对信号进行时间计数,一单位表示10ms,信号存在用ON表示,信号不存在用OFF表示。若信号存在(ON),则表示该10ms内信号存在,将ON的计算值增加1个单元,即10ms,否则,表示该10ms内无此信号,将OFF的计算值增加1个单元,即10ms。如此,即形成ON-OFF的一组代表信号有或无各多长时间的数值。
该等计时单元111再分别与匹配单元112相连接,以将所传来的信号与标准信号模型进行匹配,按,该实施例中能够检测的信号有:
英国的国家标准信号
美国的国家标准信号
首先,比较待测信号与标准模型的频率是否一致,倘不一致,则判定为非此类标准的信号,与其它模型进行比较,若一致,则比较该信号的ON-OFF特征值是否与标准一致,若一致,则判定为该类信号,否则,与其它模型进行比较。
这些匹配单元112再与综合单元113相连接,使综合单元113综合各路信号的输出。故,本实施例不仅能检测到存在的信号,且能依综合各路信号的判断结果,检测出该等信号何时结束,该综合单元113并输出检测到的相关信号的代码(包括结束代码),这些代码可由使用者自行定义,任何一路信号被检测到或结束,都会令该综合单元113立即相关代码,其代码为:
英国的国家标准信号代码
美国的国家标准信号代码
又本实施例的数据输入单元108,另与一过零率计算单元114相连接,以计算信号的过零率,按,一个正弦信号的特点,系在一个周期内过零两次,通过计算一个正弦信号的过零率N,就可以方便地得到其频率F=N/2,此种计算方法被使用在数据通讯中,移频拍发信号(frequency-shift keying,简称FSK)数据由两个频率的正弦信号组成,1200Hz代表“1”,2400Hz代表“0”。但每一时刻,只可能存在一个频率的正弦信号,藉由简单地计算过零率,即可将两个频率区分开,从而达到区分“0”和“1”之目的。
该过零率计算单元114与时间计数单元115相连接,由于,FSK数据的特点是每个正弦信号存在的时间为某个最小值的整数倍,若本实施例的芯片检测1200dps的FSK信号,则每个信号存在的最小时间为1/1200=833us,再由过零率的结果分别对两个频率计数,则可得到它们在时间域上的分布情况,倘本发明的时间精度为采样率的时间间隔1/6400=156us,则每一段频率将由一串连续的“0”或“1”组成,每一段连续之“0”或“1”的个数至少有833/156>=5个。
最后,本实例中逻辑判断单元116检测1200dbs的FSK信号时,依1200Hz表示逻辑“1”,2400Hz表示逻辑“0”,通过计算两个频率在时间域上的分布,将其转换成逻辑“0”和逻辑“1”,并从FSK信号的起始开始,每间隔1/1200=833us抽取一个逻辑值作为该段的逻辑值。按,本发明用以通讯的1200bpsFSK信号采用一个起始位、8个数据位和一个停止位的格式,符合CCITT的标准,但,使用者也可自己定义数据的格式。
另,以上所述,仅为本发明之一较佳实施例,大凡熟悉该项技艺之人士,利用本发明的精神所作成的各种变化,仍应包含于本发明之内。
机译: 通过使用相同的方法直接在数字信号处理器和数字信号处理器中进行内存访问的方法
机译: 数字信号处理器以及使用数字信号处理器进行数据处理的方法
机译: 数字信号处理器和使用该数字信号处理器进行指令提取和解码的方法