文字广播信号发生装置及文字广播信号接收机

摘要

一种文字广播信号发生装置，从PLL电路发生与彩色副载波信号同步、且持有相对于彩色副载波信号的频率成15/11的分数的关系的位速率，并具有周期性以便每隔8场在其各对应的水平扫描期间内的同一定时有同一相位的时钟信号。8F信号发生电路发生以8场为周期的8F信号。多重位置定时发生电路发生表示成帧码的前头定时的定时信号。通过数据的复合组合在各场的预定的水平扫描期内输出成帧码和文字数据。

说明书

本发明涉及文字广播发生装置及文字广播信号接收机，具体地涉及使数据取样所必须的时钟信号与彩色副载波信号的频率同步发生并在垂直回扫消隐期中的水平期间使成帧码和文字数据作复合组合（multiplex，以下又称“多重”）而发生文字广播信号的文字广播信号发生装置及接收这样的文字广播信号的文字广播信号接收机。

文字广播是以数字信号的形式在电视图象信号的垂直回扫消隐期间将文字图形信息作复合组合并进行传送，并在接收侧将其变换为电视信号进行显示的新广播系统。文字广播和通常的电视广播不同，其优点是能以最新的信息反复地对新闻、天气预报等节目作反复传送。

图46为表示众所周知的NTSC方式中文字广播信号的分层构造的图。参见图46，文字是在垂直回扫消隐期间的第1场中的第10H～第21H（H：水平扫描周期）和第2场中的第273H～第284H中进行复合组合并进行传送。文字信号含有同步部分和数据包，同步部分含有时钟输入（clock    run    in）（CR）和成帧码（FC），数据包中含有数据块和校验符。时钟输入是为了取位（bit）同步而设置的，是反复取“1”、“0”的16位信号。成帧码是为了取字节同步而设置的是“11100101”的8位信号，有着1位错误校正功能。

另一方面在NTSC方式中其垂直频率（f_V∶59.94赫）、水平频率（f_H：15，734千赫）、彩色副载波频率（f_SC：3.579545兆赫）的关系如下。

f_V＝2/525·f_H

f_SC＝455/2·f_H

即在NTSC方式中彩色副载波频率f_SC和水平频率f_H的比例关系是与以整数2为分母，以整数455为分子的分数有关。文字信号的取样时钟的频率f_CK选为f_CK＝8/5·f_SC＝5.727272MHZ，如设lf_CK为1位，则1H为364位。如上所述，由于取样时钟的频率f_CK为H的整数倍，文字信号如以图象信号的1H为单位，则必能在各H的相同定时位置上可对文字信号作复合组合。

当在垂直回扫消隐期间内的各水平期间的相同位置上对文字信号作复合组合时，有文字信号的成帧码的位置如以f_CK为单位，则每364个时钟信号出现一次，除成帧码本身持有的1位错误校正功能外，还可利用其周期性进行错误校正。例如如已在垂直回扫消隐期间的14H、15H、16H中对文字信号进行了复合组合，则可从最初在14H作复合组合的文字信号中检出成帧码。以此成帧码为基准通过计数器对取样时钟进行计数，如在其计数值达到364时输出脉冲，则按理应在此位置上有下一成帧码存在。

倘若，电路是按即使因脉冲噪声等而使成帧码缺损，也有成帧码存在这样构成的，则其错误校正效果可特别提高。即在日本所实现的文字广播方式中有两大特征即从彩色副载波信号中使取样时钟再生，利用成帧码的周期性来强化错误校正效果。

另一方面，作为PAL方式的文字广播的一方式在英国已提出有远程电文（teletext）。在PAL方式中其垂直频率（f_V：50Hz），水平频率（f_H：15.625KHZ）彩色载波频率（f_SC：4.43361875MHZ）的关系如下。

f_V＝2/625·f_H

f_SC＝（284-1/4）·f_H+25

在上述的远程电文中取样时钟的频率选为6.9375MHz。此取样时钟的频率f_CK未被选成彩色副载波频率f_SC的整数倍。为此，在远程电文中与时钟输入同步使取样时钟再生而使用。但时钟输入只能每一场才有输出。即每1/50秒才有输出，所以其缺点是再生出的取样时钟的可靠性差。

如上所述在PAL方式的远程电文中与日本方式相比其缺点是取样时钟的可靠性差，但为了改进此缺点，如想使日本的方式适用于PAL方式，则不能从其垂直频率f_V、水平频率f_H、彩色副载波频率f_SC的关系选出适当的取样频率、即位速率。如使锁相环PLL作得非常复杂，则也有可能选用等于水平频率的整数倍的位速率（bit>

因此，可考虑将取样时钟的频率f_CK选成相对于彩色副载波频率f_SC成比较简单的整数的分母和比校简单的整数的分子的分数关系。例如设以下式关系选择取样时钟的频率。

f_CK＝14/11·f_SC＝5.6427875MHz

此时1H＝361.1384位，发生0.1384的零数。

图47为在选择1H＝361.1384位时的7H（320H）、8H（321H）、9H（322H）、……22H（335H）的各水平扫描期间复合组合在图象信号上的文字信号的波形图。如从图47可见，由于在1H期间发生0.1384位的零数，在7H、8H、9H……22H的各水平扫描期间，文字信号的前沿在相位上每次前进0.1384位。为此，产生的问题是在下一场的垂直回扫消隐期间的各水平扫描期间文字信号的前沿继续前进，在某一场中文字信号甚至会进到基准彩色副载波群或水平同步信号的位置而影响正常广播。

又在上述的远程电文中由于彩色副载波频率f_SC没成为水平频率f_H的整数信，故存在的问题是成帧码的再生只能利用其本身所具有的1位错误校正功能，而不能如在日本所采用的那样，利用成帧码的周期性而强化错误校正效果。

为此，本发明的主要目的在于提供一种文字广播信号发生装置，该装置能从具有彩色副载波频率成分的信号中对取样时钟进行再生并能发生一种不会在每隔各场的垂直回扫期间的各水平期间，使文字信号位置给彩色副载波信号或水平同步信号带来障碍的文字广播信号。

本发明的另一目的在于提供一种文字广播信号发生装置，该装置能发生一种通过作成能预测成帧码的检出定时而强化成帧码的错误校正效果的文字广播信号。

本发明的又一目的在于提供一种文字广播信号接收机，该接收机能从彩色副载波信号再生出取样时钟并能很好地对每个各场的水平扫描期间相位有偏移的文字信号进行解调。

本发明的再一个目的在于提供一种文字广播信号接收机，该接收机能用有周期性的成帧码来强化校正效果。

下面对本发明作简要描述，发生的具有周期性的时钟信号与彩色副载波信号同步，且持有相对于该彩色副载波信号的频率成比较简单的第一整数的分母和与第一整数不同的第二整数的分子的分数关系的位速率、并能做到每隔预定数目的场在其各对应的水平扫描期间内的同一定时而成为同一相位。响应同步信号而发生以预定数目的场为周期的周期信号。响应已发生的时钟信号和周期信号而发生表示在各场的预定的水平扫描期间内的成帧码的前沿定时的定时信号，响应此定时信号在各场的预定的水平扫描期间内对成帧码和文字数据进行复合组合以便能根据前沿定时来决定其前沿从而输出信号。

在较佳的实施例中发生频率为时钟信号的2倍的第2时钟信号。再将此第2时钟信号进行2分频并作为时钟信号输出。将时钟信号和第2时钟信号在时钟的1周期的宽度以内进行延时、将周期信号和延时后的时钟信号的相位进行比较并检出，检出的相位差的大小通过被延时的第2时钟信号进行检测。响应此检测输出变化延时量以便使周系，故每隔8场多重（即复合组合）位置一致。

图5为在f_CK＝16/11×f_SC时表示1场内的各H的文字多重信号的相对位置关系的波形图，图6为表示在同样条件下在各场之间的文字多重信号的相对位置关系的波形图。

在图5中在选择f_CK＝16/11×f_SC时有着f_CK＝412.7296×f_H＝（413-0.2704）×f_H＝128978×f_V的关系，因f_SV＝4.43361875MHz，故f_CK＝6.4489MHz。从此关系看，在每隔1H即413位进行复合组合时，相对于7H（320H）的文字信号来说，下一个8H（321H）的文字信号的相位延迟0.2704位，在22H（335H）中相位延迟4.056位。

另一方面在各场之间的文字多重信号的相对的位置关系则如图6所示。但f_CK＝128978×f_V，而由于从第1场至第2场空有313H的间隔，从第2场到第3场空有312H的间隔，故每2场其多重位置一致。

图7为表示f_CK＝8/5×f_SC时的1场内的各H的文字多重信号的相对位置关系的图，图8为表示在同样条件下在各场间的文字多重信号的相对位置关系的图。

在PAL方式中其垂直频率、水平频率及彩色副载波频率的关系如下。

f_V＝2/625·f_H

f_SC＝（284-1/4）·f_H+25

此处，f_V为垂直频率（50Hz）

f_H为水平频率（15.625KHz）

f_SC为彩色副载波频率（4.43361875MHz）。

在英国等所采用的文字广播的世界远程电文系统（WST）中文字信号的取样频率f_CK选择为f_CK＝6.9375MHz。如以f_CK为单位，则1H＝444，实际上在1H中可对360位的信息作复合组合。

在此处，用以下的频率关系选择文字信号的取样时钟。期信号的相位相对于时钟信号的相位而在预定的范围内。

另一发明是接收文字广播信号的文字信号接收机，接收对成帧信号和文字数据作复合组合后的电视广播信号，并从接收到的电视广播信号中分离出同步信号。并发生具有周期性的时钟信号，此时钟信号与彩色副载波信号同步且持有的位速率相对于该彩色副载波信号的频率成较简单的第1整数的分母和与第1整数不同的第2整数的分子的分数关系，且能每隔预定数目的场在其各对应的水平扫描期间内的同一定时成为同一相位。响应分离后的同步信号而发生以预定数目的场为周期的周期信号。从复合组合在接收到的电视信号中的文字广播信号中检测成帧码，响应检测出的预定数目的场之中的前头场的最初成帧码检测信号和周期信号在各场的预定的水平扫描期间内的定时，作成成帧码检测信号。响应此作成的成帧码检测信号和时钟信号使文字广播信号中的文字数据解调。

在较好的实施例中响应同步信号检出第1场和第2场，对检测出的第1场的检出信号进行计数，并输出预定数目的场的周期信号。

在较好的实施例中从同步信号中分离垂直同步信号，检测周期信号和分离出的同步信号是同步还是非同步，并根据检出的周期信号相对于垂直同步信号的同步偏差情况，对此同步偏差进行校正。

又在较好的实施例中根据检出最初的成帧码一事，发生对时钟信号进行计数并预测下一预定数目的场前面的成帧码的检出位置的定时信号、判别检出的最初的成帧码检出信号和预测定时信号间的相位一致或不一致，响应此判别结果在各场的预定的水平扫描期间内确定成帧码的检出定时。

图1为表示F_CK＝14/11×f_SC时的1场内的各H的文字多重信号的相对位置关系的图。

图2为表示在各场间的文字广播信号的相对位置关系的图。

图19为表示用于发生图15所示的f_CK信号的PLL电路的方块图。

图20为表示垂直同步信号和4场、8场、2场、10场周期信号的关系的波形图。

图21为表示图10所示的f_CK自动相位调整电路的具体的方块图。

图22为图21所示的f_CK自动相位调整电路的波形图。

图23为图10和图11所示的地址发生电路的方块图。

图24为图12和图13所示的地址发生电路的方块图。

图25、图26及图27为图23所示的地址发生电路的波形图。

图28为在图24所示的地址发生电路中f_CK＝16/11×f_SC时的波形图。

图29为在图24所示的地址发生电路中f_CK＝8/5×f_SC时的波形图。

图30为表示文字多重广播接收机的总构成的方块图。

图31为图30所示的文字信号处理电路的方块图。

图32为表示Kf信号发生电路及保护电路的方块图。

图33、图34及图35为Kf信号发生电路的波形图。

图36为表示成帧码检出保护电路的方块图。

图37、图38、图39、图40、图41、图42、图43、图44及图45为成帧码检出保护电路的波形图。

图46为表示在日本广播的NTSC方式中的文字广播信号的分层构造的图。

图47为选择1H＝361.1384位时在各H中在图象信号中作复合组合的文字信号的波形图。

在本发明中就作为取样时钟信号的频率f_CK的位速率，选择f_CK＝14/11×f_SC，15/11×f_SC，16/11×f_SC、8/5×f_SC等4类场合分别进行说明。

图1为在f_CK＝14/11×f_SC时表示1场内各H的文字多重信号的

图3为表示在f_CK＝15/11×f_SC时的1场内的各H的文字多重信号的相对位置关系的图。

图4为表示在上图条件下在场间的文字多重信号的相对位置关系的图。

图5为表示f_CK＝16/11×f_SC时的1场内的各H的文字多重信号的相对位置关系的图。

图6为在上图条件下表示在各场间的文字多重信号的相对位置关系的图。

图7为表示f_CK＝8/5×f_SC时的1场内的各H的文字多重信号的相对位置关系的图。

图8为在上图条件下表示在各场间的文字多重信号的相对位置关系的图。

图9为表示本发明的一实施例的文字多重广播系统的总构成的图。

图10为f_CK＝14/11×f_SC时的文字信号多重装置的方块图。

图11为f_CK＝15/11×f_SC时的文字信号多重装置的方块图。

图12为f_CK＝16/11×f_SC时的文字信号多重装置的方块图。

图13为表示f_CK＝8/5×f_SC时的文字信号多重装置的例子的方块图。

图14为表示f_CK＝14/11×f_SC时的文字信号多重装置的另一例的方块图。

图15为表示f_CK＝8/5×f_SC时的文字信号多重装置的另一例的方块图。

图16为表示用以发生图10～图12所示的2f_CK信号的PLL电路的方块图。

图17为用于发生图14所示的f_CK信号的PLL电路的方块图。

图18为表示用于发生图13所示的2f_CK信号的PLL电路的方块图。相对位置关系的波形图，图2为在同样条件下表示各场间的文字多重信号的相对位置关系的波形图。

如用上述图47所说明的那样，如选择f_CK＝14/11×f_SC，则f_CK＝361.1384×f_H＝（361+0.1384）×f_H＝112855.75×f_V。因彩色副载波信号的频率f_SC＝4.43361875MHz，故取样时钟的频率f_CK＝5.6427875MHz。从以上关系看，如对文字信号按每隔1H即361位进行复合组合，则8H（321H）的文字信号相对于7H（320H）的信号来说前缘的相位前移0.1384位，22H（335H）的文字信号所前移的相位为2.076位。

另一方面，在各场之间的文字信号的相对位置关系如图2所示。即相对于第1场的第7H的文字信号的相位来说，313H后的第2场的320H的文字信号的前头成为第113037位，相位前移0.3192位。在第3场的7H处成为225712.5位，相对于在第2场的320H中的文字信号相位再次移前，而在本发明中如下面所述，通过每隔2场相对于彩色载波信号的频率f_SC作反相转换，则可使在第1场中的7H的文字信号的相位一致。

图3为在f_CK＝15/11×f_SC时表示1场内的各H的文字多重信号的相对位置关系的波形图，图4为在同样条件下表示各场间的文字多重信号的相对位置关系的波形图。

参见图3，在选择f_CK＝15/11×f_SC时，得f_CK＝386.934×f_H＝（387-0.066）×f_H＝120916.875×f_V，因f_SC＝4.43361875MHz故取样时钟的频率f_CK＝6.04584375MHz。从此关系看，在每隔1H即387位进行复合组合时，相对于在7H（320H）中的文字信号的相位来说，在8H（321H）中文字信号的相位延迟0.066位，在9H（322H）中则相位延迟0.132位、在22H（335H）中则相位延迟0.99位。

另一方面，在各场之间如图4所示因有f_CK＝967335×（f_V/8）的关

f_CK＝8/5×f_SC（7.0979MHz）

由于如以f_CK为单位，则得1H＝454.00256，故在各垂直回扫期间中如图7所示能对信息作复合组合。不用说由于总位数比444大，故可使和WST同样的信息直接作复合组合。

由于1V＝625H，故1V＝283751.6，10V＝2837516，如作成如图8所示，则可以10V为周期对文字信号进行复合组合。

图9为表示适用于本发明的一实施例的文字多重广播系统的构成例的示意方块图。参照图9，从摄象机1及录象机2输出的图象信号经开关3进行转换，从开关3输出的声音信号加到RF调制器4进行调制，并加到混合器5。另一方面从开关3输出的图象信号加到文字信号多重化装置6上，在此处把文字信号复合组合到图象信号上，并加到RF调制器7上。RF调制器7把已复合组合有文字信号的图象信号进行调制，并加到混合器5上。混合器5将声音信号和复合组合有文字信号的图象信号相混合并从天线8发送到空中。

图10为f_CK＝14/11×f_SC时的文字信号多重装置的示意方块图。参见图10，图象信号加到带通滤波器（BPF）11、同步分离电路12和文字信号多重电路27。带通滤波器11是为了分离在图象信号中所包含的彩色信号成分而设置的，分离出的彩色信号成分加到压控晶体振荡电路（VCXO14）。同步分离电路12从图象信号中分离出复合同步信号，并加到彩色副载波选通脉冲发生电路13和4F信号发生电路16。

彩色副载波选通脉冲（Burst gate pulse）发生电路13是为了发生相当于彩色副载波部分的脉冲信号而设置的，并将该彩色副载波选通脉冲信号加到VCXO14上。VCXO14响应彩色信号成分和彩色副载波选通脉冲信号而发生和彩色副载波信号的频率f_SC＝4.43361875MHz相同的f_SC信号并加到PLL电路15。PLL电路发生与f_SC信号同步的具有2f_CK的频率的2f_CK信号，并加到f_CK自动相位调整电路17。4F信号发生电路16响应复合同步信号而识别并检出第1场和第2场，并对检出第1场一事进行响应而发生4场周期信号4F，加到f_CK自动相位调整电路17和在地址发生电路18上所包含的多重位置定时发生电路19。f_CK自动相位调整电路17对4场周期信号4F和2f_CK信号的相位进行调整，并发生频率f_CK的f_CK信号，加到多重位置定时发生电路19。

多重位置定时发生电路19对4场周期信号4F和f_CK信号进行响应而发生对上述的图2所示的第1场的7H，第2场的320H，第3场的7H，第4场的320H的各文字信号进行复合组合的先头位置进行表示的定时信号，并加到在同一地址发生电路18中所含的361进制计数器20。361进制计数器20由表示多重位置的定时信号进行清零，对f_CK信号进行计数，并将地址信号加到随机存取存储器RAM21。

文字数据存储装置22是为了存储要传送的文字数据而设置的，例如由个人微型计算机或外部存储装置等构成。RAM接口电路23是为了读出存储在文字数据存储装置22中的文字数据并写入RAM21而设置的。RAM数据读出电路24读出写入到RAM21中的文字数据，进行并行/串行变换，以逻辑0，1的TTL电平输出信号。此信号被加到放大器25。放大器25是为了对该信号的输出阻抗进行阻抗变换为75Ω而设置的，此放大器25的输出加到低通滤波器（LPF）26，将波形整形为正弦波。从低通滤波器26输出的文字信号加到文字信号多重电路27，并将文字信号在图象信号上作复合组合。对复合组合有文字信号的图象信号经放大器28进行放大并作为文字多重信号进行输出。

图11为在f_CK＝15/11×f_SC时的文字信号多重装置的示意方块图。在该图11中所示的文字信号多重装置除设置8F信号发生电路29以取代上述图10所示的4F信号发生电路16，并同时设置387进制计数器以取代361进制计数器20之外，都和图8相同。8F信号发生电路29是为了对检出复合同步信号的第1场一事进行响应并发生8场周期信号8F而设置的。

多重位置定时发生电路19对8场周期信号8F和f_CK信号进行响应，如上述的图4所示，发生对第1场的7H，第2场的320H，第3场的7H，第4场的320H，第5场的7H，第6场的320H，第7场的7H，第8场的320H，第9场的7H的各文字信号作复合组合的定时信号，并加到387进制计数器30。387进制计数器30由表示从多重位置定时发生电路19所输出的每场的文字信号的多重位置的定时信号进行清除，对f_CK信号进行计数并将地址信号加到RAM21。此外的动作与上述的图8相同。

图12为f_CK＝16/11×f_SC时的文字信号多重装置的概略方块图。此图12所示的文字信号多重装置设有2F信号发生电路31以取代图10所示的4F信号发生电路16，并设有413进制计数器32以取代361进制计数器20，在上述的图5和图6所示的各场内发生文字多重信号。2F信号发生电路31对检出同步信号的第1场一事进行响应而发生2场周期信号2F，并加到f_CK自动相位调整电路17和多重位置定时发生电路19上。多重位置定时电路19对2场周期信号2F进行响应，并如图6所示，发生用以在第1场的7H，第2场的320H中对文字信号进行复合组合的定时信号。413进制计数器32由该定时信号进行清零，对f_CK信号进行计数，并将地址信号加到RAM21上。此外的动作和上述的图10相同。

图13为f_CK＝8/5×f_SC时的文字信号多重装置的示意方块图。图13所示的文字信号多重装置设有10F信号发生电路36以取代图10所示的4F信号发生电路16，并设有454进制计数器37以取代地址发生电路18的361进制计数器20，并在如上述的图7和图8所示的各场内发生文字多重信号。10F信号发生电路36对检出同步信号的第1场一事进行响应而发生10场周期信号10F，并加到f_CK自动相位调整电路17和多重位置定时发生电路19。多重位置定时发生电路19对10场周期信号10F进行响应，如上述图8所示发生用于在第1场的7H，第2场的320H中使文字信号作复合组合的定时信号。454进制计数器37由此定时信号进行清零，对f_CK信号进行计数并将地址信号加到RAM21。此外的动作和上述的图10相同。

图14为表示f_CK＝14/11×f_SC时的文字信号多重装置的另一实施例的示意方块图。在图14所示的实施例中设有ROM3以取代图10所示的RAM21、文字数据存储装置22和RAM接口电路23，设有ROM数据读出电路34以取代RAM数据读出电路24，省去f_CK自动相位调整电路17，设有发生f_CK信号的PLL电路35以取代发生2f_CK信号的PLL电路15。此外的构成和图10相同。

PLL电路35是为了对从VCXO14所发生的f_SC信号进行响应而发生f_CK信号并加到多重位置定时发生电路19而设置的，即在如图14所示的实施例中，不进行用以使图10所示的4场周期信号4F与f_CK信号的相位一致的调整。在ROM33上存储有要显示的文字数据，如将地址信号从361进制计数器20加到ROM33，即读出相应的文字数据。ROM数据读出电路34对从ROM33读出的文字数据作并行/串行变换，输出到放大器25。此外的动作和上述的图10相同。

图15为表示f_CK＝8/5×f_SC时的文字信号多重装置的另一例的示意方块图。在图15所示的例子中和上述的图14相同，设有ROM33以取代图13所示的RAM21、文字数据存储装置22和RAM接口电路23，设有ROM数据读出电路34以取代RAM数据读出电路24，省去f_CK自动相位调整电路17，设有发生f_CK信号的PLL电路39以取代发生2f_CK信号的PLL电路38。此外的构成和图13相同。

PLL电路39是为了对从VCXO14所发生的f_SC信号进行响应而发生f_CK信号并加到多重位置定时发生电路19而设置的。即在图15所示的例子中不进行用来使图13所示的10场周期信号10F与f_CK信号的相位一致的调整。在ROM33中存储要显示的文字数据，如从454进制计数器37将地址信号加到ROM33，即读出相应的文字数据。ROM数据读出电路34对从ROM33读出的文字数据进行并行/串行变换并输出到放大器25。此外的动作和上述的图13相同。

图16为在图10到图12中所示的文字信号多重装置中所含的发生2f_CK用的PLL电路的具体方块图。参见图16，在11分频电路151中输入f_SC信号。11分频电路151对4.4361875MHz的f_SC信号进行11分频（÷11），而将403.05625KHz的输出信号a加到相位比较器153。相位比较器153是为了对11分频电路151的输出信号a和K分频电路152的输出信号b的相位进行比较而设置的。K分频电路152是为了对压控振荡器（VCO）155的输出进行K分频（÷K）而设定的，并将分频比定为在f_CK＝14/11×f_SC时，K＝28，在f_CK＝15/11×f_SC时K＝30，在f_CK16/11×f_SC时，K＝32。

相位比较器153输出响应11分频电路的输出信号a和K分频电路的输出信号b的相位差的脉冲信号并加到低通滤波器（LPF）154。低通滤波器154响应从相位比较器153输出的脉冲信号而将直流电压加到VCO155。VCO155响应输入的直流电压而输出2f_CK信号。

又在f_CK＝14/11×f_SC时2f_CK＝11.285575MHz，在f_CK＝15/11×f_SC时2f_CK＝12.0916875MHz，在f_CK＝16/11×f_SC时，2f_CK＝12.8978MHz。

图17为表示图13所示的发生f_CK用的PLL电路的示意方块图。参见图17，PLL电路35和图16所示的发生2f_CK用的PLL电路15相同，含有11分频电路151、K分频电路152、相位比较器153、低通滤波器154和VCO155。但K分频电路152的分频比与图16所示的例子相比，其分频比被设定为1/2。即K分频电路152的分频比在f_CK＝14/11×f_SC时选在K＝14，此时的f_CK的频率f_CK为5.6427875MHZ，在f_CK＝15/11×f_SC时选在K＝15，f_CK信号的频率f_CK为6.04584375MHZ，在f_CK＝16/11×f_SC时选在K＝16，f_CK信号的频率f_CK则为6.4489MHz。

图18在图13所示的文字信号多重装置中所含的发生2f_CK用的PLL电路的具体的方块图。图18所示的PLL电路38设有5分频电路156以取代图16所示的在PLL电路15中所含的11分频电路151，并设有16分频电路157以取代K分频电路152。5分频电路156对4.4361875MHz的f_SC信号进行5分频（÷5），并将886.72375KH的输出信号a加到相位比较器153。16分频电路157将VCO155的输出进行16分频，并将886.72375KHZ的信号加到相位比较器153。相位比较器153对5分频电路156的分频输出和16分频电路157的分频输出进行比较。此外的动作和上述的图16相同。

图19为表示图15所示的发生f_CK用的PLL电路的示意方块图。图19所示的PLL电路39设有5分频电路156以取代图17所示的PLL电路35的11分频电路151，并设有8分频电路158以取代K分频电路152。5分频电路156和图18相同，对f_CK信号进行5分频，8分频电路158则对VCO155的输出进行8分频。相位比较器153对5分频电路156的分频输出和8分频电路158的分频输出的相位进行比较，并将比较输出加到低通滤波器154。此外的动作与图17相同。

图20为表示垂直同步信号、4场周期信号4F、8场周期信号8F和2场周期信号2F、10场周期信号10F的关系的图。参见图20，上述图12所示的2F信号发生电路31通过检出各场的垂直同步信号、并对此检出输出进行2分频，从而输出2场周期信号2F。图10所示的4F信号发生电路16对2场周期信号再进行2分频而输出4场周期信号4F。图11所示的8F信号发生电路29对4场周期信号4F再进行2分频而输出8场周期信号8F。图13所示的10F信号发生电路36对2场周期信号进行5分频而发生10场周期信号。

图21为图10至图12所示的f_CK自动相位调整电路的具体方块图。

4场周期信号的上升边有必要相对于f_CK的上升边而持有足够的余量（margin）。但是4场周期信号4F是由从图象信号中由图10所示的同步分离电路12进行同步分离而得到的信号作成的，故受到接收电场强度或电波传播状态等的影响而不稳。又有时也会成为如f_CK信号的上升沿大致相同的定时。因此为了对4场周期信号的上升沿进行相位调整以便相对于f_CK信号的上升沿持有足够的范围，故设有f_CK自动相位调整电路27。

参见图21，并就f_CK自动相位调整电路27的构成进行说明。从图10所示的PLL电路15将2f_CK信号加到反相器180和延时线184。反相器180将2f_CK信号反转并加到由D型触发器组成的2分频电路181。2分频电路181将对2f_CK信号进行2分频后的时钟信号加到延时线182。延时线182是为了将时钟信号依次延时预定的延迟量而输出不同的相位的f_CK信号而设置的，各延时输出加到数据选择器183上。

数据选择器183根据下述的2位计数器179的输出选择延时线182的任一个延时输出。延时线184是为了将2f_CK信号延时预定量而输出有不同的相位的2f_CK信号而设置的，各延时输出被加到数据选择器185。数据选择器185根据2位计数器179的输出选择延时线184的任一个延时输出。

从图10所示的4F信号发生电路16将4场周期信号4F加到反相器171、单稳多谐振荡器172、173上。又在图11所示的例子中输入8场周期信号8F，在图12所示的例子中则输入2场周期信号2F。反相器171将4场周期信号反转并加到D型触发器174的D输入端。D型触发器174是为了对4场周期信号4F和f_CK信号的相位进行比较而设置的。在D型触发器174的时钟输入端输入从上述数据选择器183来的延时后的f_CK信号。D型触发器174的Q输出和反相器171的输出加到与门175。

与门175在从4场周期信号4F下降到“L”电平时起到f_CK信号上升到“H”电平为止的期间中，即输出与4场周期信号4F和f_CK信号的相位差相对应的脉冲信号并加到带有时钟使能（clock>CK信号。又在计数器176的清零输入端上加上从单稳多谐振荡器172来的清零脉冲。此单稳多谐振荡器172是为了在从4场周期信号4F下降到“L”电平起经预定时间后发生清零脉冲而设置的。

计数器176的输出由反相器177进行反转并加到与门178的一输入端。在与门178的另一输入端上则加有从单稳多谐振荡器173来的计数脉冲。单稳多谐振荡器173是为了在4场周期信号4F下降到“L”电平且输出清零脉冲之前输出计数脉冲而设置的。与门178的输出加到2位计数器179的时钟输入端。2位计数器179输出的信号用来选择延时线182、184的延时输出以便上述的各场周期信号和f_CK信号的相位差在预定的范围内。为此，2位计数器179的Q_A输出和Q_B输出分别加到数据选择器183、185。

图22为用于说明图21所示的f_CK自动相位调整电路的动作的波形图。

下面，参照图22就图21所示的f_CK自动相位调整电路的动作进行说明。如图22（A）所示，如4场周期信号4F下降到“L”电平，则反相器171的输出上升到“H”电平，D型触发器174是通过f_CK信号b的上升而使其Q输出变为“L”电平。与门175将信号c作为使能信号加到计数器176，该信号c仅在从4场周期信号4F下降为“L”电平起到时钟信号b上升为止的期间成为“H”电平。

计数器176在使能信号成为“H”电平、且在2f_CK信号a上升的定时中使其Q_A输出成为“H”电平。计数器176的输出d经反相器177反转，而成为“L”电平。其结果是与门178关闭，从单稳多谐振荡器173输出的计数脉冲不再加到2位计数器179。为此，2位计数器179的Q_A、Q_B的各输出成为“L”电平，其结果是数据选择器183、185分别选择延时线182、184的延时最小的信号。

如与门175的输出信号c和f_CK信号b成图22（E）所示的关系，则在信号c成为“H”电平的期间中，由于2f_CK信号a仅上升一次，故计数器176对2f_CK信号仅计数1次。在此场合中上升到“H”电平的脉冲信号e也不能从与门178加到2位计数器179。

如图22（F）所示，如在与门175输出的门信号c的期间内2f_CK信号上升2次，则计数器176对2f_CK信号计数两次，其结果是与门178打开，并将脉冲信号e加到2位计数器179。2位计数器179的Q_A输出成为“H”电平，数据选择器183、185分别输出延时线182、184的下一个延时了的f_CK信号和2f_CK信号。又，如成为图22（G）所示的定时，则由于在门脉冲c的期间中2f_CK信号a一次也不上升，故计数器176不对2f_CK信号进行计数。在此场合中也是与门178打开，并将脉冲信号e加到2位计数器179。然后数据选择器183、185响应2位计数器179的输出分别选择延时线182、184的延时输出。

如上所述，计数器176根据与门175输出的门信号c和2f_CK信号a而进行动作，在此计数器176的计数值在“1”以外的时候，从与门178发生脉冲信号e，在2位计数器179中对此脉冲信号e进行计数，并通过对该计数输出进行响应，数据选择器183、185分别输出从延时线182、184来的最佳相位的2f_CK信号a和f_CK信号b，如图22（H）到（J）所示，可调整4场周期信号4F和f_CK信号的相位。

图23为图10和图11所示的地址发生电路的具体的方块图。参照图23，地址发生电路18包含多重位置定时发生电路19和K进制计数器20。K进制计数器20在f_CK＝14/11×f_SC时使用361进制计数器。清零脉冲发生电路191是为了在从4场周期信号4F下降为“L”电平起经预定时间后输出清零脉冲而设置的。请零脉冲d对计数器192进行清零。在计数器192中作为时钟信号加有f_CK信号b。计数器192是为了在4场期间中对时钟信号进行计数而设置的，其计数输出加到译码电路193。

译码电路193输出的信号表示在各场中对文字信号进行复合组合的位置。即译码电路193如上述图2所示，每当第1场的第7H，第2场的第320H，第3场的第7H……输出脉冲信号e作为清零信号，并加到K进制计数器20。4场周期信号a和f_CK信号b输入到异或（EXOR）门194，从该异或门194输出每隔2场相位反转的2相时钟信号c，该2相时钟信号c加到K进制计数器20。K进制计数器20用从译码电路193输出的脉冲信号e清零，对2相时钟信号c进行计数，并输出地址信号。

图25至图27为用以说明图23所示的地址发生电路的动作的波形图。

清零脉冲发生电路191在从如图25（B）所示的4场周期信号4F下降为“L”电平起例如第1场的第7H中发生图25（C）所示的清零脉冲d，并将计数器192清零。其后，计数器192对图26（D）所示的f_CK信号b进行计数。计数器192的计数输出由译码电路193进行译码。译码电路193在计数器192的计数值成为0，113036，225712，338749时将清零信号e加到K进制计数器20。

另一方面异或门194取4场周期信号a和f_CK信号的排他的逻辑和，如图26（E）所示，输出其相位每隔两场进行反转的2相时钟信号c并加到K进制计数器20。K进制计数器20对2相时钟信号c进行计数，输出表示在各场中的7H至22H的复合组合定时的地址信号。在此当4场周期信号为“L”电平时，2相时钟信号c和f_CK信号的相位是一致的，而在4场周期信号4F为“H”电平的期间，2相时钟信号c成为f_CK信号的极性反转后的脉冲。因而，通过在清零信号的“H”电平期间由2相时钟信号进行同步而使K进制计数器20清零，使译码电路193的译码输出好像被重新取样，如图26（G）所示可以在第1场中得到“1”的值，在第2场中得到“113037”的值，在第3场中得到“225712.5”的值及在第4场中得到“338749.5”的值。这些定时成为每隔1场就对文字信号作复合组合的定时。

又，在f_CK＝15/11×f_SC时K进制计数器由387进制计数器构成，从译码电路193输出图27（F）所示的定时信号e，而成为似乎由K进制计数器20重新取样，在第1场到第8场中则输出图27（G）所示的定时信号。

图24为在f_CK＝16/11×f_SC时的地址发生电路的示意方块图。图24所示的地址发生电路省掉上述的图23所示的异或门194，并设有413进制计数器32以取代K进制计数器20。此413进制计数器32上加有f_CK信号作为时钟信号。

图28为用以说明图24所示的地址发生电路的动作的波形图。

在f_CK＝16/11×f_SC时，如图6所示，第1场的第7H为第1位，第2场的320H为第129185位（bit），而不能象上述的f_CK＝14/11×f_SC时或f_CK＝15/11×f_SC时那样使用2相时钟信号。译码电路193对计数器192的计数输出进行译码，在第0位和第129184位上将清零信号e加到413进制计数器32并清零。其后，413进制计数器32对f_CK信号b进行计数，并在第1场的7H至22H，第2场的320H至335H中，在图7所示那样的定时，输出用以对文字信号作复合组合的地址信号。

图29为图24所示的地址发生电路中，用以说明f_CK＝8/5×f_SC时的动作的波形图。

在f_CK＝8/5×f_SC时，如图8所示，第1场的第7H为第1位，第2场的第320H为第142103位，且和上述图28的说明一样，不使用2相时钟。数据电路193对计数器192的计数输出进行译码，并在第0位、第142102位、第283751位、……第1277109位上将清零信号e加到454进制计数器32。其后，454进制计数器32对f_CK信号b进行计数，并在第1场的7H至22H，第2场的320H至335H中输出用以在图7所示的时间定时对文字信号进行复合组合的地址信号。

图30为本发明的一实施例的文字广播信号接收机的示意方块图。参见图30，经天线50并通过调谐器51接收广播电波，从调谐器51中输出声音中间频率信号和图象中间频率信号。声音中间频率信号加到声音中间频率放大器52上进行中间频率放大，图象中间频率信号加到图象中间频率放大器56上进行中间频率放大。声音中间频率放大器的输出加到声音检波电路53并对声音信号进行检波，该声音信号由放大器54进行放大并加到扬声器55上。

另一方面，图象中间频率放大器56的输出信号加到图象检波电路57上并输出图象信号。此图象信号加到图象处理电路58和文字信号处理电路59。图象处理电路58对图象信号进行处理并加到RGB转换电路60。文字信号处理电路59对文字信号进行解调，并加到RGB转换电路60。RGB转换电路60根据图象信号或文字信号转换RGB、并在显象管CRT61上进行显示。

图31为文字信号处理电路的示意方块图。参见图31，从上述图30所示图象检波电路57中输出的图象信号加到带通滤波器62、同步分离电路64和比较器69。带通滤波器62是为了分离图象信号中所含的彩色信号成分而设计的，分离出的彩色信号成分加到VCXO63。同步分离电路64使复合同步信号从图象信号中分离，并加到彩色副载波选通脉冲发生电路65及Kf信号发生电路67。

彩色副载波选通脉冲发生电路65是为了发生相当于彩色副载波部分的脉冲信号而设置的，并将该彩色副载波选通脉冲信号加到VCXO（电压控制晶体振荡器）63上。VCXO63响应彩色信号成分和彩色副载波选通脉冲信号而发生和彩色副载波信号的频率4.53361875MHz相同的f_SC信号并加到PLL电路66。PLL电路66对f_SC信号进行响应并发生成为取样时钟信号的f_CK信号并加到成帧码检出保护电路68。

Kf信号发生电路的设置是为了从复合同步信号中发生对应于位速率的场信号。又Kf信号发生电路67在f_CK＝14/11×f_SC时发生4场周期信号4F，在f_CK＝15/11×f_SC时发生8场周期信号8F，在f_CK＝16/11×f_SC时发生2场周期信号2F，在f_CK＝8/5×f_SC时发生10场周期信号10F。在此处是作为发生4场周期信号4F的情况进行说明。从Kf信号发生电路67中所发生的4场周期信号加到成帧码检出保护电路68。

比较器68是为了抽出图象信号中所含的文字信号成分而设置的、抽出来的文字信号加到成帧码检出保护电路68和错误校正电路70。成帧码检出保护电路68根据所输入的成帧码本身所持有的错误校正功能进行错误校正，同时根据飞轮效果进行错误校正。根据该飞轮（fly-wheel）效果而进行的校正将在下面的图29中进行说明。由成帧码检出保护电路68所检出的成帧码和从比较器69所输出的文字信号将加到错误校正电路70。

错误校正电路70根据成帧码和文字数据进行错误校正，并将文字数据加到中央处理器CPU71。CPU71对所输入的文字数据进行解析，并经显示控制电路72将文字信息写入图象存储器73。显示控制电路72从图象存储器73中以与同步信号同步的方式读出文字字型（font），并加到RGB输出电路74。RGB读出电路74将读出的文字字型变换为RGB信号并输出。

图32为表示图31所示的Kf信号发生电路和其保护电路方块图。参见图32，从图31所示的同步分离电路64所输出的负极性复合同步信号加到反相器81、86，并进行极性反转。在反相器81的输出上接有积分电路82，对复合同步信号进行积分并除去水平同步信号，仅仅抽出垂直同步信号。此垂直同步信号经缓冲器83对波形进行整形，加到D型触发器84的D输入端。

由反相器86作极性反转的复合同步信号加到D型触发器84的时钟输入端，同时加到单稳多谐振荡器87。D型触发器是为了使积分电路82的输出和复合同步信号取得同步而设置的，其输出加到单稳多谐振荡器85和CPU90。单稳多谐振荡器85在垂直同步信号的前沿处发生脉冲信号，并加到D型触发器89的时钟输入端。

单稳多谐振荡器87是为了响应复合同步信号而在3/4H期间发生成为“H”电平的3/4H脉冲而设置的，所发生的3/4H脉冲加到单稳多谐振荡器88。单稳多谐振荡器88在3/4H脉冲的前沿发生脉冲信号e，并加到D型触发器89的D输入端。D型触发器89响应单稳多谐振荡器85的输出信号c和单稳多谐振荡器88的输出e而输出2场周期信号2F。此2场周期信号2F经反相器91加到作为2分频电路的D型触发器92，同时经反相器93加到D型触发器94。D型触发器94和D型触发器95一起构成4分频电路。D型触发器92对2场周期信号2F进行2分频并输出4场周期信号4F。

从上述的D型触发器89所输出的2场周期信号2F经反相器201加到D型触发器202。D型触发器202与D型触发器203、204在一起对2场周期信号进行5分频并输出10场周期信号10F。即D型触发器202和204的Q输出加到与非（NAND）门205，在D型触发器202和204的Q输出成为“H”电平时，与非门205经或非门206、207、208将“L”电平信号加到D型触发器202、203及204，将其分别清零。

又，在选择f_CK＝15/11×f_SC时，D型触发器94、95对2场周期信号2F进行4分频，并输出8场周期信号8F。4场周期信号4F、8场周期信号8F和10场周期信号10F都加到CPU90。

CPU90是为了监视垂直同步信号和4场周期信号4F或8场周期信号8F或10场周期信号10F的同步而设置的。即如输入的图象信号的信号噪声比S/N变坏，则Kf信号发生电路67有时会发生误动作。如检测出因发生误动作而4场周期信号4F或8场周期信号8F或10场周期信号10F和垂直同步信号不取同步，则CPU90将预置脉冲或清零脉冲加到D型触发器92、94、95、202、203、204上以保护其不产生误动作。

图33至图35为用以说明图32所示的Kf信号发生电路的动作的波形图。

下面参照图32至图35，就Kf信号发生电路67的动作进行说明。图33（A）所示负极性的复合同步信号由反相器81进行反转，经积分电路82除去水平同步信号，仅将垂直同步信号成份加到缓冲器83。缓冲器83对垂直同步信号的波形进行整形，并输出如图33所示的矩形波信号a。此矩形波信号a经D型触发器84和复合同步信号取同步，而得到图33（C）所示的垂直同步信号b。单稳多谐振荡器85如图33（D）所示，在垂直同步信号b的前沿发生一下降到“L”电平的脉冲信号c。

另一方面，单稳多谐振荡器87响应复合同步信号如图33（E）所示发生3/4H宽的脉冲信号d。单稳多谐振荡器88在该3/4H宽的脉冲信号的前沿发生如图33（F）所示的脉冲信号e。D型触发器89输入从单稳多谐振荡器85来的脉冲信号c，并在其上升的定时将单稳多谐振荡器88的输出信号e闩锁，并从其Q输出端输出图33（G）所示的“L”电平信号f。

D型触发器89在图34所示的第2场中在单稳多谐振荡器85输出的脉冲信号c上升的定时，因单稳多谐振荡器88输出的脉冲信号e成为“H”电平，故使其Q输出为图34（F）的示的“H”电平信号f。其结果是从D型触发器89的Q输出端输出图35（B）所示的2场周期信号2F。

另一方面，D型触发器92对上述2场周期信号2F进行2分频，并输出图35（C）所示的4场周期信号4F，D型触发器94、95对2场周期信号2F进行4分频并输出图35（D）所示的8场周期信号8F。D型触发器202、203、204对2场周期信号2F进行5分频并输出图35（E）所示的10场周期信号10F。又图35（A）表示在图33（D）及图34（D）中所示的单稳多谐振荡器85的输出信号c。CPU90对4场周期信号4F或8场周期信号8F或10场周期信号10F和垂直同步信号的定时进行监视，倘若4场周期信号4F或8场周期信号8F或10周期信号10F相对于垂直同步信号的定时有偏离，则将复位脉冲或清零脉冲输出到D型触发器92或94、95或202、203、204上并取同步。

图36为成帧码检出保护电路68的具体方块图。参见图36，并就成帧码检出保护电路68的主要部分的构成进行说明。异或（EXOR）门109是为了取4场周期信号4F和f_CK信号的排他的逻辑和，并发生2相时钟信号而设置的。移位寄存器101是为了接受文字数据，并与2相时钟信号同步地将串行文字数据变换为并行的文字数据而设置的。成帧码译码电路102从移位寄存器101接受并行的文字数据，并检出成帧码。此成帧码译码电路102中含有成帧码错误校正电路。

门脉冲发生电路110对4场周期信号4F和复合同步信号进行响应，并输出在对第1场的文字信号作复合组合的最初的1H的期间成为“H”电平的信号a，和在各场中对文字信号作复合组合的期间成为“H”电平的信号b。K进制计数器105设定成当f_CK＝14/11×f_SC时K＝451，423，当f_CK＝15/11×f_SC时K＝967，335，当f_CK＝16/11×f_SC时，K＝257，957。

译码电路106是为了对K进制计数器105的计数输出进行译码，并输出表示在各场中的最初的成帧码的定时信号e和预测从第1场的成帧码起下一4场前面的成帧码的位置的定时信号f而设置的。1进制计数器108是为了对2相时钟信号进行计数并在内部作成对在各场的7H至22H、320H至335H中的成帧码的位置进行预测的定时信号g而设置的。此1进制计数器108选择为当f_CK＝14/11×f_SC时1＝361，f_CK＝15/11×f_SC时1＝387，当f_CK＝16/11×f_SC时1＝413，当f_CK＝8/5×f_SC时，1＝454。m进制计数器117和n进制计数器118是为了保护成帧码前方和后方而设置的，m进制计数器117检出确定成帧码的周期性的情况，n进制计数器118检出成帧码的周期性的零乱情况。

图37至图40为用以说明f_CK＝14/11×f_SC时的成帧码检出保护电路的动作的波形图。

下面参照图36至40的成帧码（framing code）检出保护电路的动作进行说明。异或门109求f_CK信号和4场周期信号4F的排他的逻辑和，并输出2相时钟信号。移位寄存器101响应此2相时钟信号而将串行的文字数据变换为并行的文字数据，加到成帧码电路102。成帧码电路102检出与各场的各H相对应的成帧码，将图38（D）所示的检出信号c加到与门103和111的各自的一个输入端。

另一方面，门脉冲发生电路110响应复合同步信号和4场周期信号4F，并发生如图38（C）所示的仅在对第1场的文字信号作过复合组合的最初的水平期间成为“H”电平的信号a和如图38（B）所示的在对文字信号进行过复合组合的期间成为“H”电平的信号b。信号a加到与门103和111。在此，如假定RS触发器119的Q输出的信号t为“H”电平，则与门103的输出信号d如图38（E）所示，仅在对第1场的文字信号作过复合组合的最初的水平期间输出成帧码检出信号d。此信号d作为清零信号经或门104加到K进制计数器105上。K进制计数器105在被清零后对f_CK信号进行计数。

K进制计数器105对f_CK信号进行451，423个计数，并将该计数输出加到译码电路106。译码电路106对K进制计数器105的计数输出进行译码，并如图39（D）所示对计数值113036，225712，338749，451423的值进行译码，并输出译码信号e。该译码信号e等于表示在各场中的前头的文字多重位置。译码信号e经或门107作为清零信号加到1进制计数器108上。如1进制计数器108用译码信号e清零，则对2相时钟信号进行361个计数。1进制计数器108的计数输出g成为自己的清零信号，同时如图40（G）所示成为在各场的各水平扫描期间的成帧码检出信号。

图41为用以说明成帧码的后方、前方保护动作的波形图。

下面参照图36和图41就成帧码的后方、前方保护动作进行说明。图41（A）为以4场为周期的定时，注有（1）到（21）。又说明时m进制计数器117设定为m＝3，n进制计数器设定为n＝4。在加上电源时或开始接收文字数据时，由于尚未确定成帧码的周期性，如图41（J）所示，RS触发器119的Q输出的信号t成为“H”电平。此时由于成帧码译码电路102不检出成帧码，与门111的输出信号h如图41（B）所示，成为“L”电平。又由于信号h由反相器116进行反转，并加到与门112，故该与门112的输出的信号i如图41（C）所示成为“H”电平，并使m进制计数器清零。

在（2）的定时，如由成帧码译码电路102检出成帧码，则与门111的输出信号h成为“H”电平，其结果信号i成为“L”电平，与门113的输出信号j如图41（D）所示成为“H”电平，m进制计数器117对信号j进行计数，该计数值如图41（K）所示成为“1”。在（3）的定时上，进行和上述的（2）的定时相同的动作，m进制计数器117的计数值为2。

在（4）的定时，由于没有检出成帧码故信号i成为“H”电平，m进制计数器117被清零。因在（5）的定时，成帧码被检出而使m进制计数器117进行递增计数，该计数值为“1”。因在（6）的定时，成帧码被检出而使m进制计数器117进行递增计数，该计数值成为“2”。同样地在（7）的定时，如检出成帧码，则m进制计数器117进行递增计数、该计数值成为“3”，如图41（G）所示从m进制计数器117输出进位脉冲q、并使RS触发器119置零。其结果是RS触发器119的输出信号s如图41（I）所示成为“H”电平，信号t如图41（J）所示成为“L”电平。在（8）、（9）的定时，因检出了成帧码，与门114的输出信号o如图41（E）所示成为“H”电平，n进制计数器118被清零。在定时（10）、（11）、（12），由于未检出成帧码，故与门115的输出信号p如图41（F）所示成为“H”电平，n进制计数器118进行递增计数，该计数值如图41（L）所示成为1、2、3。

因在定时（13）、（14）检出了成帧码而使信号o成为“H”电平，n进制计数器118被清零。由于在定时（15）、（16）、（17）未检出成帧码，故信号p成为“H”电平，n进制计数器118进行递增计数，该计数值成为1、2、3。因在定时（18）未检出成帧码，故信号p成为“H”电平，n进制计数器118进行递增计数，该计数值成为“4”，如图41（H）所示从n进制计数器118输出进位（carry）r，并使RS触发器119复位。

其结果是信号s成为“L”电平，信号t成为“H”电平。因在定时（19）未检出成帧码，故信号i成为“H”电平，m进制计数器117被清零。因在定时（20）、（21）检出了成帧码，故信号i成为“H”电平，m进制计数器117进行递增计数。

1进制计数器108以从译码电路106来的译码信号e为基准而动作，该信号e表示各场的前头的成帧码的检出位置，并以此为基础而发生各H的成帧码的检出信号。又在RS触发器119的信号s为“H”电平时，K进制计数器105已自动运算，此时从1进制计数器108来的成帧码检出信号被作为最终的成帧码检出信号。又，在信号s成为“L”电平时，由成帧码译码电路102所检出的成帧码检出信号被作为最终的成帧码检出信号。

又，在上述的例子中是以n＝3，m＝4进行说明的，但一般来说，如n的数值小则一旦受噪声的影响则成帧码的周期性会变得很容易零乱，而如使n的数值变大，则成帧码的周期性零乱的可能性变得很小，从而成为提高成帧码前方、后方保护的可靠性。其缺点是，例如在K进制计数器105，1进制计数器108等因噪声而误动作时，本来从1进制计数器108再生的成帧码检出信号由于预计当时理应有些问题，故应该在此时进行成帧码检出信号的周期性的搜查，然而因n进制计数器118的计数值大，故判断为成帧码检出信号的周期性零乱的时间推迟。

图42为f_CK＝15/11×f_SC时的图36所示的成帧码检出保护电路的波形图，图43是将图42的波形的一部分放大表示的图。

在f_CK＝15/11×f_SC时，如图42（C）所示每隔967335位从图36所示的与门103检出成帧码，并如图42（D）所示，每隔0，121110，241833……位从译码电路106输出在各场中的最初的成帧码的检出信号e，同时，如图42（E）所示，输出预测8场前的成帧码的检出位置的脉冲f。又1进制计数器由387进制计数器构成，如图43（B）所示，每隔387位发生各H的成帧码检出信号。

图44为f_CK＝16/11×f_SC时的成帧码检出保护电路的波形图。图45是将其一部分放大进行表示的波形图。

在f_CK＝16/11×f_SC时，如图44（C）所示从与门103每隔2场检出成帧码，从译码电路106输出各场的最初的成帧码的检出信号，同时输出预测2场前面的成帧码的脉冲f。又，1进制计数器108由413进制计数器构成，如图45（B）所示输出用以发生各场的各H的成帧码检出信号的定时信号g。

在f_CK＝8/5×f_SC时，每隔10场从与门103检出成帧码，从译码电路106输出各场的最初的成帧码的检出信号，同时输出预测10场前的成帧码的脉冲。又，1进制计数器108由454进制计数器构成并输出用以发生所有各场的成帧码检出信号的定时信号。

如上所述，根据本发明的一实施例的文字广播信号发生装置，由于作成使之发生表示在各场的预定的水平扫描期间内的成帧码的前头位置的定时，并响应该定时信号在各场的预定的水平扫描期间内插入成帧码和文字数据，故不会发生成帧码和文字数据给彩色副载波信号或水平同步信号带来障碍的情况。而且，由于能以数场为周期而使成帧码持有周期性，故可以强化由成帧码引起的错误校正效果。

又，本发明的文字广播接收机，由于作成对检出的数场中的前头场的成帧码进行响应，并在各场的预定的水平扫描期间内使之发生成帧码检出信号，故可以使在各场的预定的水平扫描期间内相位偏离的文字信号很好地解调。而且可用有周期性的成帧码强化错误校正效果。