高速逻辑中动态切换电流的降低

摘要

公开了一种用于降低高速逻辑中的动态切换电流的方法和设备。所述设备可以包括CMOS逻辑电路，所述CMOS逻辑电路进而包括NMOS FinFET、第一PMOS FinFET以及第二PMOS FinFET。所述NMOS FinFET的栅极连接到所述第一PMOS FinFET的栅极，所述NMOS FinFET的漏极连接到所述第一PMOS FinFET的漏极，并且所述第二PMOS FinFET连接到所述第一PMOS FinFET以在所述第一PMOS FinFET的源极与所述漏极之间创建电容器。在一个实施例中，所述第二PMOS FinFET包含在单元中并且定位在所述单元的边缘处，所述单元还包含所述第一PMOS FinFET和所述NMOS FinFET。