集成电路仿真中数据处理的方法、模块、存储介质及系统

摘要

本发明公开了集成电路仿真中数据处理的方法、模块、存储介质及系统；针对逻辑单元模块，以输入数据为索引，检索一个存储有计算结果的缓存表，通过内部寄存器检索到输入输出缓存表入口；若缓存表有对应所述输入数据的结果则直接提取表中的缓存结果作为模块的输出；所述缓存表里如果没有对应的结果则启动仿真程序进行运算获得结果并输出，并且将结果更新到所述缓存表中。通过以重用之前缓存的计算结果来提高仿真计算速度的方法以提高仿真计算速度；解决现有的针对大规模集成电路的软件逻辑仿真中，逻辑运算的方式制约了逻辑运算速度的问题。